《组合逻辑与时序逻辑个人总结》由会员分享，可在线阅读，更多相关《组合逻辑与时序逻辑个人总结（5页珍藏版）》请在金锄头文库上搜索。
1、组合逻辑与时序逻辑个人总结1.1 建立时间与保持时间建立时间（Tsu：set up time）是指在时钟沿到来之前数据从不稳定到稳定所需的时间，如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器；保持时间（Th：hold time）是指数据稳定后保持的时间，如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。建立与保持时间的简单示意图如下图 1 所示。图 1 保持时间与建立时间的示意图图 2 同步设计中的一个基本模型图 2 为统一采用一个时钟的同步设计中一个基本的模型。图中Tco：是触发器的数据输出的延时；Tdelay：是组合逻辑的延时；Tsetup：是触发器的建
2、立时间；Tpd：为时钟的延时（可以忽略不计）。T：为时钟周期T3：D2 建立时间T4：D2 保持时间如果第一个触发器 D1 建立时间最大为 T1max，最小为 T1min，组合逻辑的延时最大为 T2max，最小为 T2min。问第二个触发器 D2 建立时间 T3 与保持时间 T4 应该满足什么条件，或者是知道了 T3 与 T4 那么能容许的最大时钟周期是多少。这个问题是在设计中必须考虑的问题，只有弄清了这个问题才能保 证所设计的组合逻辑的延时是否满足了要求。/*我的想法：理想情况每个时钟上升沿 DFF1 与 DFF2 的数据都要跟新，但存在TCO,与 Tdelay，当 TT3+Tdelay+T
3、CO ；（ T4 在 CLK 上升沿前的一段就是上式大于的余量）；/*图 3 符合要求的时序图从上面的时序图中也可以看出，D2 的建立时间与保持时间与 D1 的建立与保持时间是没有关系的（CLK 上升沿只有出现在在保持时间开始之后才能稳定读取，一旦上升沿之后则立即进入TCO，不 存在剩余的 DFF1 的保持时间），而只和 D2 前面的组合逻辑和 D1 的数据传输延时有关，（CLK 周期确定其他延时占的时间多拉，Thold 就短啦）延时没有叠加效应:每个 CLK 周期内的延迟相互独立，不会叠加；时钟出现较大的延时多是采用了异步时钟的设计方法，这种方法较难保证数据的同步性，所以实际的设计中很少采用
4、。当时钟存在延时: TpdT-Tco-T2maxT31.2 如何减小合逻辑的延时1.2.1 通过改变走线的方式来减小延时以 altera 的器件为例，我们在 quartus 里面的 timing closure floorplan 可以看到有很多条条块块，我们可以将条条块块按行和按列分，每一个条块代表1 个 LAB，每个 LAB 里有 8 个或者是 10 个 LE。它们的走线时延的关系如下：同一个 LAB 中（最快） 同列或者同行 不同行且不同列。我们通过给综合器加适当的约束（约束要适量，一般以加 5%裕量较为合适，比如电路工作在100Mhz，则加约束加到 105Mhz 就可以了，过大的约束效
5、果反而不好，且极大增加综合时间）可以将相关的逻辑在布线时尽量布的靠近一点，从而减少走线的时延。1.2.2 通过拆分组合逻辑的方法来减小延时(流水线)由于一般同步电路都不止一级锁存（如图 8），而要使电路稳定工作，时钟周期必须满足最大延时要求，缩短最长延时路径，才可提高电路的工作频率。如图 7 所示：我们可以将较大的组合逻辑分解为较小的几块，中间插入触发器，这样可以提高电路的工作频率。这也是所谓“流水线”（pipelining）技术的基本原理。对于图 8 的上半部分，它时钟频率受制于第二个较大的组合逻辑的延时，通过适当的方法平均分配组合逻辑，可以避免在两个触发器之间出现过大的延时，消除速度瓶颈。图 7 分割组合逻辑图 8 转移组合逻辑
