《移位计数器复习教学课件》由会员分享，可在线阅读，更多相关《移位计数器复习教学课件（6页珍藏版）》请在金锄头文库上搜索。
1、移位计数器复习教学课件 an MSI4-bit bidirectional,parallel-in,parallel-out shift register(4位双向移位寄存器74x194)Function tablefor the74x1944-bit universalshiftregisterCLK CLR S1S0LIN D QD CQC BQB AQA RIN74x194CLK CLR S1S0LIN D QD CQC BQB AQA RINCLK CLRS1S0LIN RIN移位寄存器的扩展并行输入（88位）并行输出88位8.5.5Shift-Register Counters(移位
2、寄存器计数器)D0=F(Q0,Q1,Q n-1)Feedback logicD QCK QD QCK QD QCK QD QCK QCLK FF0FF1FF2FF3一般结构1000010000010010有效状态其他状态8.5.6Ring Counters(环型计数器)D QCK QD QCK QD QCK QD QCK QCLK FF0FF1FF2FF31000010000010010D0D1D2D3非自启动的无效状态D0=Q n-1self-correcting counter?self-correcting counteris designedso thatall abnormalsta
3、tes havetransitions leadingto normalstates.Self-correcting countersare desirablefor thesame reasonthat weuse aminimal-risk approachto stateassignment:If somethingunexpected happens,a counteror statemachine shouldgo toa“safe”state.有效状态无效状态D QCK QD QCK QD QCK QD QCK QCLK FF0FF1FF2FF31000010000010010D0
4、D1D2D3self-correcting自启动的,自校正的Self-correcting4-bit,4state ringcounter witha singlecirculating1Q0Q1Q2Q310CLOCK Q0Q1Q2Q3101000Q0Q1Q2Q3RESET载入Q0Q1Q2Q3CLOCK自校正的RING COUNTER(P735)?The majorappeal ofa ringcounter forcontrol applicationsis thatits statesappear in1-out-of-n decodedform directlyon theflip-fl
5、op outputs.That is,exactly oneflip-flop outputis assertedin eachstate.Furthermore,these outputsareglitch free.?For thegeneral case,an n-bit self-correcting ringcounter usesan n-1-input NORgate,and correctsan abnormalstate withinn-1clock ticks.Shift-Register Counters一般结构反馈逻辑D0=F(Q0,Q1,Q n-1)环形计数器1000
6、010000100001最简单的D0=Q n-1反馈逻辑自校正的D0=(Q n-2+Q1+Q0)0111101111011110(Q n-2Q1Q0)D QCK QD QCK QD QCK QD QCK QCLK FF0FF1FF2FF3Q3Q0Q2Q1Q0Q1Q2Q3Johnson Counter（扭环计数器）D QCK QD QCK QD QCK QD QCK QCLK FF0FF1FF2FF3D0=Q n-100001000110011101111011100110001无效有效的状态循环JOHNSON COUNTER最简单的实现D0=Q n-1D QCK QD QCK QD QCK Q
7、D QCK QCLK FF0FF1FF2FF31001010010101101011010110101001000001000110011101111011100110001有效状态无效状态如何得到自校正的扭环计数器？Q3Q0Q2Q1Q0Q1Q2Q3Johnson counter(P533)?An n-bit shiftregister withthe plementof theserial outputfed backinto theserial inputis acounter with2n statesand iscalled atwisted-ring,Moebius,orJohnso
8、n counter.?An n-bit Johnson counter has2n-2n abnormalstates,and istherefore subjectto thesame robustnessproblems asa ringcounter.Johnsoncounterd d d d dddd最小成本self-correcting 1、确定有效的状态循环 2、对无效状态进行处理，使其进入有效循环。 Q0Q1Q2Q31111000011110000Q0Q10001111000011110Q2Q3D0100001000110011101111011100110001有效无效1001
9、01001010110101101011010100101D0=Q3+Q2Q1Self-correcting4-bit,8state Johnsoncounter CLK CLRS1S0LIN D QD CQC BQB AQA RIN74x194+5V CLOCKRESET_L S1S0wired asa shift-left shiftregister(接成左移形式)自校正改进（法一）LIN=Q3+Q2Q1Q0Q1Q2Q3self-correcting 1、确定有效的状态循环 2、对无效状态进行处理，使其进入有效循环。 Q0Q1Q2Q30000100011001110111101110011
10、0001有效无效10010100101011010110101101010010可利用置数法。 自校正改进（法二）利用置数每当电路Q3Q2Q1Q0出现0XX0就置数到下一状态0001D0=Q3.Q0Self-correcting4-bit,8state Johnsoncounter CLK CLRS1S0LIN D QD CQC BQB AQA RIN74x194+5V CLOCKRESET_L自校正改进（法二）利用置数每当电路Q3Q2Q1Q0出现0XX0就置数到下一状态0001,S0=Q3.Q0Q0Q1Q2Q300018.5.6Linear Feedback Shift Register C
11、ounters线性反馈移位寄存器（LFSR）计数器LFSR计数器有2n-1种有效状态最大长度序列发生器反馈逻辑DQCK QDQCK QDQCK QDQCK QCLK FF0FF1FF2FF3移位寄存器型计数器的一般结构RESET_L CLOCKLFSR n-bit LinearFeedbackShiftRegisterCountersa maximum-length sequence generator.奇校验电路全0态的下一状态？反馈方程P535表8-21LFSR计数器有2n-1种有效状态最大长度序列发生器LFSR counterexample:3bits10*2Q QQ?Shift reg
12、istercounters Q0Q1Q2移位寄存器应用Shifting thestored datato thenext flip-flop Applications:Delay lineApplications:Sequential signaldetector Testchain inASIC S/P signalconvertor移位寄存器应用Data maybe reusedSequential signaldetector序列检测器Data notbe reusedSequential signaldetector序列检测器Series/parallel signalconverto
13、r串并转换器顺序脉冲发生器?利用移位寄存器构成注意自校正（环形计数器）?利用计数器和译码器构成注意“毛刺”（二进制计数器的状态译码）CLK Q0Q1Q2Q3序列信号发生器用于产生一组特定的串行数字信号?例设计一个110100序列信号发生器利用触发器利用计数器利用移位寄存器利用D D触发器设计一个110100序列信号发生器 1、画状态转换图 2、状态编码000101表示S0S5S0S1S5S2S4S3/1/1/0/1/0/ 03、列状态转换输出表000001010011100101001010011100101000Q2Q1Q0Q2*Q1*Q0*Y 1101004、得到激励方程和输出方程考虑未用
14、状态的处理 5、得到电路图000001用计数器和数据选择器构成序列信号发生器74x163CLK CLRLD ENPENT AQA BQB CQC DQD RCOEN AB CD0D1D2D3D4D5D6D7Y Y74x151例产生一个8位的序列信号00010111+5V+5V序列信号输出用移位寄存器构成序列信号发生器例产生一个8位的序列信号0001011110111000Q2Q1Q0000001010101011111110100D0Q2Q1Q00100011110LIN01101001LIN=Q2Q1Q0+Q2Q1+Q2Q0CLKCLRS1S0LIN DQD CQC BQB AQA RIN7
15、4x194+5V CLOCKRESET_L Q0Q1Q2Q3用移位寄存器构成序列信号发生器例产生一个8位的序列信号0001011110111000Q2Q1Q0000001010101011111110100LIN LIN=Q2Q1Q0+Q2Q1+Q2Q0组合逻辑移位寄存器实现序列检测功能设计一个110串行序列检测电路，利用移位寄存器实现CLKCLRS1S0LIN DQD CQC BQB AQA RIN74x194+5V CLOCKRESET_L AZ BZ当电路检测到输入A连续出现110时，输出Z为1输入A连续出现110，且输入B为1时，输出Z为1。 exercise? 1、To design
16、a001010serial sequencegenerator byshift registers,the shiftregister shouldneed4bit asleast.? 2、There are2nn invalidstates inan n-bit ringcounter statediagram.exercise exercise?9.A serialsequencegeneratorby feedbackshift registers74x194is shownin Figure2,assume theinitial stateis Q2Q1Q0=110,the feedbackfunction LIN=Q2/Q1/+Q2Q0/,the outputsequence inQ2
