《计算机组成原理实验TEC5实验指导书.doc》由会员分享，可在线阅读，更多相关《计算机组成原理实验TEC5实验指导书.doc（65页珍藏版）》请在金锄头文库上搜索。
1、TEC 5 计算机组成原理实验系统 学生实验指导书 2010 年 3 月 目 录 第一章第一章 TEC 5TEC 5 计算机组成和数字逻辑实验系统介绍计算机组成和数字逻辑实验系统介绍 2 第二章第二章 ISPEXPERTISPEXPERT 编程软件入门编程软件入门 13 2 1 ISPEXPERT 使用概述 13 2 2 建立由 ABEL HDL 源文件组成的设计 16 2 3 建立由原理图源文件组成的设计 20 2 4 混合设计及层次导航 28 2 5 编译 模拟与器件适配 29 2 6 下载 32 第第 3 3 章章 计算机组成原理实验计算机组成原理实验 35 3 1 运算器组成实验 35
2、 3 2 双端口存储器原理实验 38 3 3 数据通路组成实验 40 3 4 常规型微程序控制器组成实验 43 3 5 CPU 组成与机器指令执行周期实验 53 3 6 硬连线控制器的设计与调试 课程设计 55 第一章 TEC 5 计算机组成和数字逻辑实验系统介绍 一 TEC 5 实验系统的特点 1 采用单板式结构 计算机模型采用 8 位 简单 实用 计算机模型分为数据通路 控制器 时序电路 控制台 数字逻辑实验区五部分 各部分之间采用可插 拔的 导线连接 2 指令系统采用 4 位操作码 容纳 16 条指令 已实现了加 减 逻辑与 存数 取 数 条件转移 IO 输出和停机 8 条指令 指令功能
3、非常典型 其他 8 条指令备用 3 数据通路采用双端口存储器作为主存 实现了数据总线和指令总线双总线体制 体 现了当代 CPU 的设计思想 4 运算器中 ALU 由 2 片 74181 实现 4 个通用寄存器由 1 片 ispLSI1016 组成 设计 新颖 5 控制器采用微程序控制器和硬连线控制器两种类型 体现了当代计算机控制器设计 技术的完备性 6 控制存储器中的微代码可以通过 PC 机下载 省去插 拔 EEPROM 芯片 7 实验台上提供了一片在系统编程器件 ispLSI1032 学生在 PC 机设计好组合逻辑控 制器方案后下载到 ispLSI1032 中 ispLSI1032 就构成了
4、新的控制器 控制器的设 计并实现对提高计算机综合设计能力会有很大帮助 ispLSI1032 也可用于数字逻辑 和数字系统的设计 8 控制台包含 8 个数据开关 用于置数功能 16 个双位开关 用于置信号电平 控 制台有复位和启动二个单脉冲发生器 有单拍 单步二个开关 控制台有 5 种操作 写存储器 读存储器 读寄存器 写寄存器 启动程序运行 9 微程序控制器中的微代码输出 微地址总线 程序地址总线 数据总线 存储器地 址总线 进位 双端口存储器的读 写冲突位 BUSYL 和 BUSYR 等都有指示灯 便 于查看指令的执行过程 10 数字逻辑和数字系统实验部分除上述可用的一片 ISP1032 1
5、6 个电平开关和 2 个 单脉冲按钮 复位和启动 外 还有 12 个指示灯 11 个双列直插插座 5 个 8432 编码驱动的数码管 1 个直接驱动的数码管 1 个喇叭 时钟信号源有 500KHz 50KHz 5KHz 11 电源部分具有抗电源对地短路能力 二 TEC 5 实验系统的组成 TEC 5 实验系统由以下几个部分组成 控制台 数据通路 控制器 时序电路 数字逻辑实验区 电源模块 下面分别对各组成部分予以介绍 三 电源 电源部分由一个电源 一个电源插座 一个电源开关和一个红色电源指示灯组成 电源通过四个螺钉安装在实验箱底部 它输出 5V 电压 最大负载电流 3A 具有抗 5V 对地短路
6、功能 电源插座用于接交流 220V 插座内装有保险丝 电源开关接通时 模块 电源输出 5V 红色指示灯点亮 四 时序发生器 时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟 时序电路由一 个 500KHz 晶振 2 片 GAL22V10 U64 U66 一片 74LS390 U65 组成 根据本机设计 执行一条微指令需要 4 个节拍脉冲 T1 T2 T3 T4 执行一条机器指令需要三个节拍电 位 W1 W2 W3 因此本机的基本时序如下 MF T1 T2 T3 T4 W1 W2 W3 图1 1 基本时序图 图中 MF 是晶振产生的 500KHz 基本时钟 T1 T2 T3 T4 是数
7、据通路和控制器 中各寄存器的节拍脉冲信号 印制板上已将它们和相关的寄存器相连 T1 T2 T3 T4 既供微程序控制器使用 也供硬连线控制器使用 W1 W2 W3 只供硬连线控制器做节 拍电位信号使用 另外 供数字逻辑实验使用的时钟 50KHz 和 5KHz 由 MF 经一片 74LS390 分频后产生 五 数据通路 TEC 5 的数据通路采用了数据总线和指令总线双总线形式 它还使用了大规模在系 统编程器件作为寄存器堆 使得设计简单明了 可修改性强 图 1 2 是数据通路总体图 下面介绍图中各个主要部件的作用 1 运算器 ALU 运算器 ALU 由两片 74LS181 U55 和 U60 组成
8、 其中 U60 进行低 4 位运算 U55 进 行高 4 位运算 在选择端 M 和 S0 S3 控制下 ALU 对数据 A B 进行各种算术 逻辑运 算 有关 74181 运算的具体操作 请看 74181 的资料和教科书 当 LDRi 1 时 在 T3 的 上升沿寄存器 C U57A 保存运算产生的进位标志信号 2 运算操作数寄存器 DR1 和 DR2 U47 U48 DR1 U47 和 DR2 U48 是运算操作数寄存器 DR1 和 ALU 的 A 口相连 DR2 和 ALU 的 B 口相连 DR1 和 DR2 各由一片 74LS273 构成 当 LDDR1 LDDR2 1 时 在 T2 上
9、升沿 DR1 DR2 接收来自通用寄存器堆 A B 端口的数据 3 双端口通用寄存器堆 RF U30 双端口通用寄存器堆 RF 由一片 ispLSI1016 U30 构成 其中包含 4 个 8 位寄存器 R0 R1 R2 R3 有三个控制端口 两个控制读操作 一个控制写操作 三个端口 可以同时操作 由 RD1 RD0 选中的寄存器的数据从 A 端口读出 由 RS1 RS0 选中的 寄存器的数据从 B 端口读出 WR1 WR0 选择要写入的寄存器 LDRi 控制写操作 当 LDRi 1 时 在 T3 上升沿将数据总线 DBUS 上的数据写入由 WR1 WR0 选中的寄存器 从 RF 的 A 端口
10、读出的数据直接送 DR1 由 B 端口读出的数据直接送 DR2 之外 还 可以送数据总线 DBUS 当 RS BUS 0 时 允许 B 端口数据送 DBUS 4 双端口存储器 RAM 双端口存储器 RAM 由一片 IDT7132 U44 及少量控制电路构成 IDT7132 是 2048 字 节的双端口静态随机存储器 本实验系统实际使用 256 字节 IDT7132 的两个端口可以 同时进行读 写操作 在本实验系统中 RAM 左端口连接数据总线 DBUS 可进行读 写操作 右端口连接指令总线 IBUS 输出到指令寄存器 IR 作为只读端口使用 IDT7132 有 6 个控制引脚 CEL LR W
11、 OEL 控制左端口读 写操作 CER RR W OER 控制右端口的读写操作 CEL 为左端口选择引脚 低电平有效 当 CEL 1 时 禁止对左端口的读 写操作 LR W 控制对左端口的读写 当 CEL 0 且 LR W 1 时 左端口进行读操作 当 CEL 0 且 LR W 0 且 T2 为高时 左端口进 行写操作 OEL 的作用等同于三态门 当 CEL 0 且 OEL 0 时 允许左端口读出的 数据送到数据总线 DBUS 上 当 OEL 1 时 禁止左端口的数据放到 DBUS 为便于理 解 在以后的实验中 我们将 OEL 引脚称为 RAM BUS 控制右端口的三个引脚与左 端口的三个完全
12、类似 不过只使用了读操作 在实验板上已将 RR W 固定接高电平 OER 固定接地 当 CER 0 时 右端口读出的数据 更确切的说法是指令 放到指令总 线 IBUS 上 然后当 LDIR 1 时在 T3 的上升沿打入指令寄存器 IR 所有数据 指令的写 入都使用左端口 右端口作为指令端口 不需要进行数据的写入 左端口读出的数据放在数据总线 DBUS 上 由数据总线指示灯 DBUS7 DBUS0 显示 右端口读出的指令放在指令总线 IBUS 上 由指令总线指示灯 IBUS7 IBUS0 显示 5 地址寄存器 AR 和程序计数器 PC 存储器左端口的地址寄存器 AR U53 U59 和右端口的地
13、址寄存器 PC U52 U45 都 使用 2 片 74LS163 具有地址递增的功能 PC 是程序计数器 提供双端口寄存器右端口 地址 U52 是低 4 位 U45 是高 4 位 具有加载数据和加 1 功能 AR 是地址寄存器 提 供双端口存储器左端口地址 U53 是低 4 位 U59 是高 4 位 具有加载数据和加 1 功能 AR 中的地址用地址 AR 指示灯 AR7 AR0 显示 PC 中的地址用程序计数器 PC 指示灯 PC7 PC0 显示 当 LDAR 0 时 AR 在 T2 时从 DBUS 接收来自 SW7 SW0 的地址 当 AR 1 1 时 在 T2 的上升沿存储器地址加 1 注
14、意 LDAR 和 AR 1 两个控制信号不能 同时有效 在下一个时钟周期 令 CEL 0 LR W 0 则在 T2 节拍进行写操作 将 SW7 SW0 设置的数据经 DBUS 写入存储器 当 LDPC 0 时 PC 在 T2 时从 DBUS 接收来自 SW7 SW0 的地址 作为程序的 启动地址 当一条机器指令开始执行时 取指以后 PC 1 1 程序计数器给出下一条 指令的地址 注意 LDPC 和 PC 1 两个控制信号不能同时有效 6 指令寄存器 IR 指令寄存器 IR 是一片 74LS273 U46 当 LDIR 1 时 在 T3 的上升沿 它从双端 口存储器的右端口接收指令 指令的操作码
15、部分 IR7 IR4 送往控制器译码 产生数据通 路的控制信号 指令的操作数部分送往寄存器堆 RF 选择参与运算的寄存器 IR1 IR0 与 RD1 RD0 连接 选择目标操作数寄存器 IR3 IR2 与 RS1 RS0 连接 选择源操作 数寄存器 IR1 IR0 也与 WR1 WR0 连接 以便将运算结果送往目标操作数寄存器 表 1 机器指令系统 指令格式 名称助记符功能 IR7 IR6 IR5 IR4IR3 IR2IR1 IR0 加法ADD Rd Rs Rd Rs Rd 0 0 0 0Rs1 Rs0Rd1 Rd0 减法SUB Rd Rs Rd Rs Rd 0 0 0 1Rs1 Rs0Rd1
16、 Rd0 逻辑与AND Rd Rs Rd CARRY 2 indicates 2 bits width for arithmetic functions Constants c x c x Inputs clk rclk clr d7 d0 pin Outputs pwmpin istype com loadpin istype com Nodes r7 r0node istype reg buffer Sub module declarations counter interface clk rst q7 q0 Sub module interfaces cntrl functional block counter 图 2 4 文本编辑窗口 Sets count cntrl q7 q0 store r7 r0 Equations pwm count store Pulse width Modulated output is low until count goes beyond data cntrl clk clk cntrl rst clr load count 250 Time
