《电子秒表的设计数电实训实验报告.doc》由会员分享，可在线阅读，更多相关《电子秒表的设计数电实训实验报告.doc（7页珍藏版）》请在金锄头文库上搜索。
1、 数字电子技术 课程设计报告（20112012学年 第二学期）题 目 电子秒表的设计 系 别 电子与电气工程系 专 业 通信工程 班 级 学 号 姓 名 指导教师 完成时间 评定成绩 目 录一、设计的目的二、设计的内容与要求三、设计方案四、设计总结五、参考文献1、 设计的目的1、了解计时器主体电路的组成及工作原理;2、熟悉集成电路及有关电子元器件的使用;3、学习数字电路中基本RS触发器、时钟发生器及计数、译码显示等单元电路的综合应用。2、 设计的内容与要求由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。在实验时，应按照实验任务的次序，将各单元电
2、路逐个进行接线和调试，即分别测试基本RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的测试方法有利于检查和排除故障，保证实验顺利进行。1基本RS触发器的测试、 单稳态触发器的测试（1） 表态测试用直流数字电压表测量A、B、D、F各点电位值。记录之。（2） 动态测试 输入端接受能1KHZ连续脉冲源，用示波器观察并描绘点（VII）F点（V0）波形，台嫌单稳输出脉冲持续时间太短，难以观察，可适当加大微分电容C（如改为0.1u）待测试完毕，再恢复4700P。、 时钟发生器的测试测试方法参考实验十五，用
3、示波器观察输出电压小型并测量其频率，调节RW，使输出矩形波频率为50HZ。4、计数器的测试（1）计数器接成五进制形式，R0（1）、R0（2）、S9（2）接逻辑开关输出插口，CP2接单次脉冲源，CP1接高电平“1”，QDQA接实验设备上译码显示输入端口D、C、B、A，按表171测试其逻辑功能，记录之。（2）计数器及计数器接成8421码十进制形式，同内容（1）进行逻辑功能测试。记录之。（3）将计数器、级连，进行逻辑功能测试。记录之。5、电子秒表的整体测试各单元电路测试正常后，按图11把几个单元电路连接起来，进行电子秒表的总体测试。先按一下按钮开关K2，此时电子秒表不工作，再按一下按钮开关K1，则计
4、数器表零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。6、电子秒表准确度的测试仪 利用电子钟或手表的秒计时对电子秒表进行校准。五、实验报告1、总结电子秒表整个调试过程。2、分析调试中发现的问题及故障排除方法。六、预习报告1、复习数字电路中RS触发器，单稳态触发器、时钟发生器及计数器等部分内容。2、除了本实验中所采用的时钟源外，选用另外两种不同类型的时钟源，可供本实验用。画出电路图，选取元器件。3、列出电子秒表单元电路的测试表格。4、列出调试电子秒表的步骤。3、 设计方案图形1为电子秒表的电原理图。按功能分成四个单元电
5、路进行分析。1、 基本触发器图形1-1中单元I为用集成与非门构成的基本RS触发器。属低电平直接触发的触发器，有直接置位、复位的功能。它的一路输出Q作为单稳太触发器的输入，另一跟路输出Q作为与非门5的输入控制信号。按动按钮开关K2（接地），则门1输出=1；门2输出Q=0，K2复位后Q、状态保持不变。再按动按钮开关K1；则Q由0变为1，门5开启，为计数器启动作为准备。由1变0，启动单稳态触发器工作。基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。2、 单稳态触发器图1-1中单元II为用集成与非门构成的微分型单稳态触发器，图17-2为各点波形图。单稳态触发器的输入触发脉冲信号V1由基本RS触
6、发器端提供，输出负脉冲V0通过非门加到计数器的清除端R。静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROFF。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 图1-1 电子秒表原理图3时钟发生器图1-1中单元III为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。调节电位器RW，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器的计数输入端CP2。3、 计数及译码显示二五十进制加
7、法计数器74LS90构成电子秒表的计数单元，如图11中单元IV所示。其中计数器接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形波脉冲，作为计数器的时钟输入。计数器及计数器接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9秒；19.9秒计时。注：集成异步计数器74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图173为74LS90引脚排列，表171为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还右借助R0（1）、R0（2
8、）对计数器清零，借助S9（1）、S9（2）将计数器置9。其具体功详述如下：（1） 计数脉冲从CP1输入，QA作为输出端，为二进制计数器。（2） 计数脉冲从CP2输入，QDQLQH作为输出端，为异步五进制加法计数器。（3） 若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成 异步8421码十进制加法计数器。（4） 若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成 异步5421码十进制加法计数器。（5） 清零、置9功能。a) 异步清零当R0（1）、R0（2）均为“1”；S9（1）、S9（2）中有“0”时，实现异步清零功能，即QD
9、QCQBQA=0000。b) 置9功能当S9（1）、S9（2）均为“1”；R0（1）、R0（2）中有“0”时，实现置9功能，即QDQCQBQA =1001. 表17-11、+5V直流电源 2、双踪示波器3、直流数字电压表 4、数字频率计5、单次脉冲源 6、连续脉冲源7、逻辑电平开关 8、逻辑电平显示器9、译码显示器 10、74LS002 5551 74LS903电位器、电阻、电容若干4、 设计总结 （1）本电路采用555定时器及电阻、电容组成多谐振荡器为74LS160提供时钟信号。（2）由74LS00两个与非门组成RS触发器，以及两个74LS00、C3、R17组成单稳态电路。（3）利用74LS160作为十分频和加法计数，而U3、U4通过一个与非门进行级联。（4）用两个7447作为译码驱动加到了数码管。通过这次设计，使我加深了对数字电路的理解与应用，巩固了课本上所学的知识，真正实现了学以致用的目的。 5、 参考文献1、电子技术基础-数字部分，康华光，高等教育出版社，2006；2、电子技术基础，童诗白，高等教育出版社，2001；3、电子技术基础，王卫东，电子工业出版社，2010。- 7 -
