计算机结构与逻辑设计教学课件 时序逻辑电路的设计

《计算机结构与逻辑设计教学课件 时序逻辑电路的设计》由会员分享，可在线阅读，更多相关《计算机结构与逻辑设计教学课件 时序逻辑电路的设计（193页珍藏版）》请在金锄头文库上搜索。

1、第七章 时序逻辑电路第七章 时序逻辑电路 本章主要讲授内容 1 时序逻辑电路的概述 2 时序逻辑电路的分析 3 时序逻辑电路的设计 4 计数器 5 寄存器 6 移位寄存器 第第1 1节节 时序逻辑电路的概述时序逻辑电路的概述 一 时序逻辑电路的定义和一般结构一 时序逻辑电路的定义和一般结构 时序逻辑电路是一种在任一时刻的输出不 时序逻辑电路是一种在任一时刻的输出不 仅取决于该时刻电路的输入 而且还与电路过去仅取决于该时刻电路的输入 而且还与电路过去 的输入有关的逻辑电路 的输入有关的逻辑电路 因此时序逻辑电路须具备输入信号的存储 因此时序逻辑电路须具备输入信号的存储 电路 主要由触发器构成 电

2、路 主要由触发器构成 1 1 时序逻辑电路一般的结构框图时序逻辑电路一般的结构框图 组合 逻辑 电路 存储电路 由触发 器等构成 X1 X2 Z1 Z2 W1 W2 Wi Y1 Y2 Yi X x1 2 表示外部输入信号 Z 1 2 表示电路的输出信号 W 1 2 表示存储电路的输入 Y 1 2 表示存储电路的输出 也为组合电路的部分输入 X Z W Y的逻辑关系 可用下列三个方程来表示 电路输出 Z F X Y 称输出方程 存储电路激励 Y 1 G W Y 称状态方程 存储电路状态方程W H X Y 称驱动方程 方程中 1表示两个相邻的离散时间 Y 一般表示存储电路各触发器输出的现 时状态

3、简称现态 Y 1 描述存储电路下一个工作周期 来 过一个脉冲以后 的状态 简称次态 由输出方程可知 电路的现时输出Z 决定 于存储电路的现时状态Y 及现时输入 X 而现时状态Y 则与过去的输入 状况有关 即 Z F X Y 符合上述输出方程条件的时序逻辑电路称为米 莱型 Mealy 电路 若其输出只与存储电路现时 状态Y 有关 而与现时输入X 无关 即 Z F Y 这种电路称为穆尔型 Moore 电路 二 同步时序电路和异步时序电路 同步时序电路和异步时序电路的比较 第2节 时序逻辑电路的分析 时序逻辑电路的分析 是根据给定电路的逻辑图 分析该电路工作过程 性质及功能 一 时序电路分析步骤 根

4、据电路写出各 触发器的驱动方 程 写出各触发器 的状态方程 次态卡诺 图 画出状 态转换 图 状态转 换真值 表 时序波 形图 逻辑功 能分析 二 同步时序电路分析举例 例1 分析如图所示时序电路的逻辑功能 电路 中各触发器为TTL边沿JK触发器 Q1Q2 CP Q3 Z F1F2 F3 Q1 Q2 该电路由三个JK触发器构成 各触发器受同一时钟 CP脉冲控制为同步时序电路 其分析过程如下 解 1 写出各触发器的驱动方程 2 将各驱动方程代入触发器的特性方程可得各 触发器状态方程 因为JK触发器的特性方程为 因此 3 输出方程 Z Q3n 显然这是一个仅取决于存储电路现态的时序电路 因此为Mo

5、ore型时序电路 4 根据状态方程画次态卡诺图 先将三个状态方程化成最小项之和形式 由此画出次态卡诺图 00 01 11 10 0 1 0 0 1 0 0 0 0 0 00 01 11 10 0 1 0 1 0 1 0 1 0 1 00 01 11 10 0 1 1 0 0 1 0 0 0 0 00 01 11 10 0 1 001 010 100 011 000 010 000 010 三图叠加 输出方程 00 01 11 10 0 1 0 0 0 0 1 1 1 1 Z 根据次态卡诺图和输出卡诺图写出该电路的 状态转换图 111 000 010001 011 100 110 101 状态转

6、换真值表 4 波形图 5 功能分析 该电路是一个每来五个时钟脉冲就循环一周的 时序电路 因此 通常称为五进制计数器 输出Z的周期是CP脉冲的5倍 即来5个脉冲 Z输出一个脉冲 例题2 分析如图所示逻辑电路的功能 该电路由三个JK触发器构成 各触发器受同一 时钟CP脉冲控制为同步时序电路 X端为输入端 因此电路为Mealy型结构 解 1 写出各触发器的驱动方程 将驱动方程代入JK触发器状态方程可得 因为 所以 当X 0时 当X 1时 输出方程 2 画出次态卡诺图 3 状态转换图 当X 0时 当X 1时 4 波形图 略 5 逻辑功能分析 电路实现计数功能 当输入X 0时 电路中的状态代码与输入 C

7、P个数计数关系 在一个循环周期内共有6个状态 也就是可以计数 到6个脉冲 我们称此时计数的长度 模长 为6 输出Z可以看做是计数时的进位信号 当输入5个CP 电路中的代码是101 5 时 Z 1 当输入第6 个脉冲CP 电路回到000状态 初始状态 Z由1 变0 产生进位信号 所以这是一个模为6的同步计 数器 即逢六进一的计数器 也称六进制计数器 当X 1时 电路也完成计数功能 此时计数模 长为5 且初态为001 例题3 分析如图所示逻辑电路的功能 解 该电路没有输入信号为Moore型电路结构 1 各触发器的驱动方程 2 各触发器的状态方程 因为D触发器特性方程 所以有 3 画次态卡诺图 4

8、状态转换图 5 功能分析 该电路是一个六进制计数器 但电路不能自启动 三 异步时序电路分析举例 例题3 分析如图所示时序电路的逻辑功能 解 由逻辑电路图可知 CP1 CP3 CP CP2 Q1 因此该时序电路是异步的 它以Q1 Q2 Q3作为输出 因此是Moore型电路 1 写出各触发器的驱动方程 2 写出各触发器的状态方程 3 次态卡诺图 说明 由于CP1 CP3 CP 因此 Q1n 1 Q3n 1的次态 卡诺图可与同步时 序电路一样 直接 由状态方程填出 0000 1001 m2 m1 m5m7 00 01 11 10 0 1 Q2nQ1n Q3n Q1n 1 而CP2 Q1n 因此 Q2

9、n 1 卡诺图应按下列方法填写 在Q1n 1卡诺图中找出Q1由1 0变化的最小项 也就是初态Q1n为1 次态为0的最小项方块 即m1 m3 m5 m7 根据Q2n 1 状态方程 在Q2n 1次态卡诺图 中确定m1 m2 m3 m7的值 即0 1 1 0 这 是因为在这些方块表示的初态条件下 具备Q1由 1 0的触发条件 其余的方块 应按Q2n 1 Q2n来填写 因为这 些区域没有有效的时钟输入 Q1没有发生1 0的 变化 从而保持原状态不变 4 状态转换图 5 波形图 000001010100011000 第3节 时序逻辑电路的设计 根据设计要求提出的任务 画出满足功能要求 的逻辑电路 称为时

10、序逻辑电路的设计 同步逻 辑电路一般设计过程及设计步骤为 一 Mealy型同步时序电路设计举例 例题4 试设计一个串行数据检测器 该电路 具有一个端X和一个端Z 输入X为一连串随机信号 当出现 110 序列时 检测器能识别 并使输出 信号Z 1 对于其他任何输入序列 输出皆为0 如 输入出现如下序列 0101101110 输出形成相应序列 0000010001 解 由上可见 输出不仅决定于现态 而且与 现输入有关 因此要设计的是一个Mealy型时序电 路 可按下列步骤进行设计 1 根据设计要求进行状态设定 S0 初态 S1 电路巳输入一个1以后的状态 S2 电路巳连续输入两个或两个以上1以后的

11、状 S3 电路巳输入110以后的状态 如果开始时电路处于初态S0 当输入一个 1 电 路转向S1态 输出Z为 0 相反 若输入为 0 则 电路仍为S0态 输出为 0 如果电路已处S1态 表示已输入了一个 1 这时 若再输入一个 1 电路转向S2态 输出为 0 若 输入一个 0 则前面输入的一个 1 就不起作用 应返回S0态 输出为 0 如果电路已处于S2态 表示已连续输入了二个 1 若再输入一个 1 仍维持S2态 输出为 0 若 输入一个 0 则转向S3态 输出为 1 电路处于S3态后表示已输入过 110 则前面输入 的 1 已不起作用 若此时输入一个 1 则转向S1态 输出为 0 若输入一个

12、 0 则转向S0态 输出 为 0 2 状态化简 比较S0态和S3态 我们可发现在相同的输入条件 下 它们均转换到相同的次态 且有相同的输出 这样的状态称等价状态 可以合并为一个状态 叫 状态化简 状态化简可减少电路状态数 可使设计 的逻辑电路简单 简化后的状态转换图 3 状态分配得编码形式的状态转换图 化简后的状态数为N 3 因此 存储电路 至少应包含两个触发器 一般情况下触发器的数 目 可按下式确定 2 N 2 1 显然本设计中 应取2 即取两个触发器 Q2 Q1 两个触发器有四个状态 即00 01 10 11 等 因此对S0 S1 S2的编码有许多种 编码的 方式不同 设计的结果也不同 逻

13、辑电路图也不 同 一般以逻辑电路最为佳 这里我们取S0 00 S1 01 S2 11 而 10 状态为任意态 可得编码形式的状态转换图和状 态转换表 状态转换图 4 选定触发器类型 由编码形式的状态转换图 画出输出Z函数卡 诺图和次态卡诺图 由输出卡诺图和次态卡诺图可得 输出方程 次态方程 由JK触发器特性方程可知 由次态方程与特性方程比较得驱动方程 因为 所以有 5 根据输出方程和驱动方程及选择触发器的类 型 可画出逻辑电路图 逻辑电路图 6 检查电路有无自启动能力 若逻辑电路中存在无关状态 随意态 均应 判断电路一旦进入无关态 能否在时钟脉冲CP的作 用下 转入有效状态 若能转入则电路有自

14、启动能 力 若不能 则说明电路无自启动能力 在本例中 10 状态为无关态 当X 0时 输出Z Q2n 1 触发器F2的次态Q2n 1 X Q2n 0 触 发器F1的次态Q1n 1 X 0 因此来一个时钟脉冲 CP 可转入有效的次态 00 S0状态 当X 1时 输出 此时F2的次态Q2n 1 XQ1n 0 F1的次态Q1n 1 X 1 因此来一个时钟 脉冲CP 可转入有效状态 01 S1状态 综上分析可得出结论 该电路有自启动能力 可画出包含无效状态在 内的状态转换图 二 Moore型同步时序电路设计举例 例题5 试设计一个同步七进制计数器 要求它 按自然态序变化 即按二进制加计数规律变化 且

15、用JK触发器构成 解 1 根据设计要求 画出电路的状态转换图 2 将状态图填入卡诺图 111作无关项处理 这样可使状态 方程更为简单 3 对状态卡诺图中Q3n 1 Q2n 1 Q1n 1分别进 行化简 4 求驱动方程 题中要求用JK触发器 其特性方程为 比较得驱动方程 5 根据驱动方程画逻辑电路图 逻辑电路图 第第4 4节 计数器 节 计数器 一 计数器的功能和分类 在数字系统和电子计算机中 计数器使用特 别频繁 时常需对脉冲个数计数 实现对数字测 量 运算及控制 计数器一般分为两大类型 二进制计数器 非二进制计数器 二 二进制计数器 一 异步二进制计数器 异步计数器电路中 触发器不使用统一的

16、时 钟脉冲源 每个触发器状态的翻转不一定与时钟 脉冲同步进行 1 异步二进制加计数器 现以三位二进制加计数器为例 1 上跳沿触发器 根据电路图 可列出各触发器驱动方程 状态方程 因为D触发器的特性方程为Qn 1 D 因此可得各触发器的状态方程逻辑表达式 次态卡诺图 状态转移图 三位异步二进制加计数器波形图 2 下跳沿触发器 电路结构图 波形图 三位异步二进制加计数器状态转换图 2 异步二进制减计数器 以三位二进制减计数器为例 1 电路结构图 我们以上跳沿触发器为例来分析 驱动方程 状态方程 画次态卡诺图 状态转移图 三位二进制减法计数器波形图 三位异步二进制减法计数器状态转换图 3 异步二进制可逆计数器 电路结构 a 上跳沿触发 由电路可得各触发器的驱动方程 各触发器的状态方程表达式及触发脉冲信号的表 达式为 以上驱动方程不X 1时 与加计数器完全相同 当 X 0时 又与减计数器完全相同 因此通过改变控 制输入X的值 即可有选择地实现加计数器或减计 数器功能 2 同步二进制计数器 1 同步二进制加计数器 a 电路结构 以上两种电路结构和逻辑功能相同 所以分析过 程也相同 不同之处只是时