《2018年武汉理工大学计算机科学与技术学院408计算机学科专业基础综合之计算机组成原理考研仿真模拟五套题.doc》由会员分享，可在线阅读，更多相关《2018年武汉理工大学计算机科学与技术学院408计算机学科专业基础综合之计算机组成原理考研仿真模拟五套题.doc（3页珍藏版）》请在金锄头文库上搜索。
1、2018年武汉理工大学计算机科学与技术学院408计算机学科专业基础综合之计算机组成原理考研仿真模拟五套题-一、分析题1 设一个按位编制的虚拟存储器，它可以满足1K 个任务的需要，但在一段较长的时间内一般只有四个任务在使用，故用容量为四行的相连存储器组硬件来缩短被变换的虚地址中的用户位数，每个任务的程序空间最大可达4096个页，每页为512字节，实主存容量为220位，设快表用CAM 存储器构成，行数为22, 快表的地址是经过散列技术形成的。为减少散列冲突，配有两套独立的相等比较器电路（这时快表的每行包含两个单元，各存放一个进行地址交换的表目）。请设计该地址变换机构：（1）画出其虚实地址经快表变换
2、的逻辑示意图；（2）求相连存储器组中每个寄存器的相连比较位数；（3）求散列变换硬件的输入位数和输出位数；（4）求每个相等比较器的位数；（5）求快表的总位数。【答案】（1）虚拟地址分为3个字段，最左边的字段是虚页号，中间字段是高速缓存块号，最右边的字段是块内字地址。逻辑示意图如图所示。 图（2）相连存储器组中每个寄存器的相连比较位数由总的任务数决定。有1K 个任务，那么相连存储器组中每个寄存器相连比较位数应该是10位。（3）散列变换硬件的输入为虚拟页号12位（4096取以2为底的对数）加上任务标志ID 2位（常用任务数4取以2为底的对数）之和，即14位，输出为快表的表项索引，因为共有32位，所以
3、输出为5位。（4）相等比较器比较的内容是当前地址与快表表项中虚页号与任务ID 的和，所以每个相等比较器位数为14位。（5）因为快表表项有两个相同项，所以快表中每行为位，共22行，所以总位数为位。 2 单机系统中采用的总线结构有三种基本类型。请分析这三种总线结构的特点。【答案】根据连接方式的不同，单机系统中采用的总线结构有以下三种基本类型：单总线结构。它是用一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图（a ）所示。单总线的优点是允许1/ （设备之间或I/O设备与内存之间直接交换信息，只需CPU 分配总线使用权，不需要CPU 干预信息的交换。所以
4、总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞吐量达到饱和甚至不能胜任的程度。三总线结构。即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：主存总线，输入/输出（I/O）总线和直接内存访问（DMA ）总线，如图（b ）所示。主I/O总线供CPU 和各类外设之间通讯用；存总线用于CTU 和主存之间传送地址、数据和控制信息；DMA 总线使主存和高速外设之间直接传送数据。一般来说，在三总线系统中，任一时刻只使用一种总线。双总线结构。它有两条总线，一条是系统总线，用于CPU 、主存和通道之间进行数据传送；另
5、一条是I/0总线，用于多个外围设备与通道之间进行数据传送。其结构如图（c ）所示。双总线结构中，通道是计算机系统中的一个独立部件，使CPU 的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优 点是以増加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大型计算机 图 或服务器中采用。 3 某计算机系统的内存储器由cache 和主存构成，cache 的存取周期为45ns , 主存的存取周期为200ns 。已知在一段给定的时间内，CPU 共访问内存4500次，其中340次访问主存。问：（1）cache 的命中率是多少？（2）CPU 访问内存的平均时间是多少纳秒？（3）cache-主存系统的效率是多少？【答案】（1）cache 的命中率 （2）CPU 访存的平均时间 （3）cache-主存系统的效率 4 说明外围设备的I/O控制方式分类及其特点。【答案】（1）程序查询方式：CPU 的操作和外围设备的操作能够同步，且硬件结构比较简-一、分析题-考研试题-
