微型计算机原理以及应用考试重点

上传人:平*** 文档编号:11977018 上传时间:2017-10-15 格式:DOC 页数:20 大小:283.68KB
返回 下载 相关 举报
微型计算机原理以及应用考试重点_第1页
第1页 / 共20页
微型计算机原理以及应用考试重点_第2页
第2页 / 共20页
微型计算机原理以及应用考试重点_第3页
第3页 / 共20页
微型计算机原理以及应用考试重点_第4页
第4页 / 共20页
微型计算机原理以及应用考试重点_第5页
第5页 / 共20页
点击查看更多>>
资源描述

《微型计算机原理以及应用考试重点》由会员分享,可在线阅读,更多相关《微型计算机原理以及应用考试重点(20页珍藏版)》请在金锄头文库上搜索。

1、微型计算机原理以及应用第一章:1微机的主要的特点是:(1)体积小、重量轻;(2)价格低廉;(3)可靠性高、结构灵活(4)应用面广2微型机的分类:按微处理器规模分类:单片机 、个人计算机、 笔记本电脑 、掌上电脑按微处理器的字节分类:4 位微处理器、8 位微处理器、16 位微处理器、32 位微处理器3微处理器、微型计算机和微型计算机系统三者之间有什么不同?答: 微处理器 即 CPU 是微型计算机的核心,是微型计算机的一部分。它是集成在一块芯片上的 CPU,由运算器和控制器组成。 微型计算机包 括 微 处 理 器 、 存储器、 I/O 接 口 和 系 统 总 线 , 是 微 型 计 算 机 系 统

2、 的 主 体 。微型计算机系统是以微型计算机为主体,配上系统软件、应用软件和外设之后组成的4.CPU 在内部结构上由哪几个部分组成?CPU 应具备哪些主要功能?答:1.CPU 在内部结构上由以下几部分组成: 算术逻辑部件(ALU); 累加器和寄存器组; 控制器2.CPU 应具备以下主要功能: 可以进行算术和逻辑运算; 可保存少量数据; 能对指令进行译码并执行规定的动作; 能和存储器、外设交换数据; 提供整个系统所需要的定时和控制; 可以响应其他部件发来的中断请求。5CUP 总线按功能分为 :数据总线、地址总线、控制总线数据总线用来传输数据信息,数据总线是双向的地址总线专门用来传送地址信息,地址

3、总线是单向的控制总线用来传输控制总线6微型计算机的应用:科学计算、信息处理、过程控制、仪器仪表控制、家用电器民用产品控制7微处理器的主要性能指标:CPU 的位数、CUP 的主频、内存容量和速度、硬盘容量第六章1并行通信与串行通信数据通信的基本方式可分为两种:并行通信与串行通信并行通信 是指利用多条数据传输线将一个数据的各位同时传送。特点 是传输速度快,适用于短距离通信。串行通信 是指利用一条传输线将数据一位位地顺序传送。特点 是通信线路简单,利用电话或电报线路就可实现通信,降低成本,适用于远距离通信,但传输速度慢。2串行通信分为两种方式:异步通信(ASYNC)与同步通信(SYNC) 。异步通信

4、 以一个字符为传输单位,通信中两个字符间的时间间隔是不固定的,然而在同一个字符中的两个相邻位代码间的时间间隔是固定的。同步通信 以一个帧为传输单位,每个帧中包含有多个字符,在通信过程中,每个字符间的时间间隔是相等的,而且每个字符中各相邻位代码间的时间间隔也是固定的。3 根据数据传送方向的不同有以下三种数据传送方式。(a)单工方式 (b)半双工方式 (c)全双工方式1) 、单工方式只允许数据按照一个固定的方向传送,即一方只能作为发送站,另一方只能作为接收站。2) 、半双工方式数据能从 A 站传送到 B 站,也能从 B 站传送到 A 站,但是不能同时在两个方向上传送,每次只能有一个站发送,另一个站

5、接收。通信双方可以轮流地进行发送和接收。3) 、全双工方式允许通信双方同时进行发送和接收。这时,A 站在发送的同时也可以接收,B 站亦同。全双工方式相当于把两个方向相反的单工方式组合在一起,因此它需要两条传输线在计算机串行通讯中主要使用半双工和全双工方式。4可编程串行接口芯片 8251A第七章第二章18086 共可寻址多大的范围?假设段寄存器 CS=1200H,指令指针寄存器 IP=FF00H,此时,指令的物理地址为多大?指向这一物理的地址的 CS 和 IP 值是唯一的吗?答 1.8086 共可寻址的地址空间是 220 字节,即 1MB2.该指令的物理地址=CS 左移四位+IP=21F00H。

6、3.指向这一物理地址的 CS 值和 IP 值不是唯一的2 总线周期的含义是什么?8086/8088 的基本总线周期由几个时钟组成?如一个 CPU 的时钟频率为 24MHZ,那么,它的一个时钟周期为多少?一个基本总线周期为多少?如主频为 15MHZ 呢?答:1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。2.8086/8088 的基本总线周期由 4 个时钟周期组成。3.当主频为 24MHz 时,T =1/24MHz41.7ns,T 总 =4T 167ns。4.当主频为 15MHz 时,T =1/15MHz66.7ns,T 总 =4T 267ns。3 在总线

7、周期的 T1、T2、T3、T4 状态,CPU 分别执行什么动作?什么情况下需要插入等待状态 TW?TW 在哪儿插入?怎样插入?答:1.在总线周期的 T1、T 2、T 3、T 4 状态,CPU 分别执行下列动作: T1 状态:CPU 往多路复用总线上发出地址信息,以指出要寻找的存储单元或外设端口的地址。 T2 状态:CPU 从总线上撤销地址,而使总线的低 16 位浮置成高阻状态,为传输数据做准备。总线的高 4 位(A 19A16)用来输出本总线周期的状态信息。 T3 状态:多路总线的高 4 位继续提供状态信息。低 16 位(8088 为低 8 位)上出现由 CPU 写出的数据或者 CPU 从存储

8、器或端口读入的数据。 T4 状态:总线周期结束。2.当被写入数据或者被读取数据的外设或存储器不能及时地配合 CPU 传送数据。这时,外设或存储器会通过“READY”信号线在 T3 状态启动之前向 CPU 发一个“数据未准备好的信号” ,于是 CPU 会在 T3 之后插入一个或多个附加的时钟周期 TW。3.TW 插在 T3 状态之后,紧挨着 T3 状态。4.插入的 TW 状态时的总线上的信息情况和 T3 状态的信息情况一样。当 CPU 收到存储器或外设完成数据传送时发出的“准备好”信号时,会自动脱离 TW 状态而进入 T4 状态。48086 如何区分当前是和内存交换数据还是 IO 交换数据?如何

9、区分当前是读数据还是写数据?答:最小模式:1.8086 的是利用 M/ IO 来区分 CPU 进行存储器的方位是输入 /输出访问。如果为高电平,表示 CPU 和存储器之间进行数据传输;如果是低电平,表示 CPU 和输入/输出端口之间进行数据传输。2.区分当前是读数据还是写数据利用的是 WR 信号和 RD 信号组合方式和对应功能如下:M/IO RD WR功能0 0 1 I/O 读0 1 0 I/O 写1 0 1 存储器读1 1 0 存储器写最大模式:利用总线周期状态信号:S2、S1、S0具体如下:S2 S1 S0 操作过程0 0 0 发出中断响应信号0 0 1 读 I/O 端口0 1 0 写 I

10、/O 端口0 1 1 暂停1 0 0 取指令1 0 1 读内存1 1 0 写内存1 1 1 无源状态5 在系统复位之后,8086 所执行的一个指令的物理地址是多少?为什么?答:复位(系统开始或者按 RESET 键)在 8086 系统中, CPU 被启动后,处理器的标志寄存器、指令指针寄存器IP、段寄存器 DS、SS 、ES 和指令队列都被清零,但是段寄存器 CS 为设置为 FFFFH。因为 IP=0000,而CS=FFFFH,所以,此后,8086 将从地址 FFFF0H 开始执行。6 CPU 在 8086 的微机系统中,为什么常用 AD0 作为低 8 位数据的选通信号?答:因为每当 CPU 和

11、偶地址单元或偶地址端口交换数据时,在 T1 状态,AD 0 引腿传送的地址信号必定为低电平。而 CPU 的传输特性决定了只要是和偶地址单元或偶地址端口交换数据,则 CPU 必定通过总线低8 位即 AD7AD0 传输数据。可见 AD0 可以用来作为接于数据总线低 8 位上的 8 位外设接口芯片的选通信号。7 8086 和 8088 是怎样解决地址线和数据线的复用问题的?ALE 信号何时处于有效电平?答:1.在总线周期的 T1 状态,复用总线用来输出要访问的存储器或 I/O 端口的地址给地址锁存器 8282(3 片)锁存;在其他状态为传送数据或作传送准备。地址锁存器 8282 在收到 CPU 发出

12、的地址锁存允许信号ALE 后,锁存地址。2.ALE 信号在每个总线周期的 T1 状态为有效高电平。8 RESET 信号来到后,CPU 的状态有哪些特点?答:复位信号来到后,CPU 便结束当前操作,并对处理器标志寄存器 FR、IP、DS、SS、ES 、其他寄存器及指令队列清 0,而将 CS 设置为 FFFFH。当复位信号变为低电平后,CPU 从 FFFF0H 单元开始执行程序。9.8086 的中断分类:256 种中断对应的中断类型号为 0255。其中类型号 04 是 5 个专用中断,531 是 27 个系统中断,其余 224 个是用户定义中段。10 硬件中断的响应过程: 从数据中读取中断类型号,

13、目的是为了获得中断程序的入口地址(类型*4) 将标志寄存器 FR 的值推入堆栈中 将中断允许信号 IF、跟踪标志 TF 清零,目的就是中断嵌套 将断点保护到堆栈中(堆栈的 CS 和 IP 的值) 根据类型号求入口地址,执行中断处理11 一般中断处理程序的模式: 保护现场,利用 PUSH 用 IF 来开放中断,即允许脊背较高的中断(允许中断嵌套) 中断子程序的处理 子程序结束,弹出现场信息,利用 POP 中断返回指令,IF、CS、FR 恢复12. 在中断响应过程中,8086 往 8259A 发的两个 INTA信号分别起什么作用?答:第一个负脉冲通知外部设备的接口,它发出的中断请求已经得到允许;外

14、设接口收到第二个负脉冲后,往数据总线上放中断类型码,从而 CPU 得到了有关此中断请求的详尽信息138086 复位后, 编写程序时,为什么通常总要用开放中断指令来设置中断允许标志?答:因为在复位时,标志寄存器 FR 被清 0,则 IF=0,禁止从 INTR 进入的可屏蔽中断,所以必须在编写程序时,用指令来设置中断允许标志。148086 最多可有多少个中断?按照产生中断的方法分为哪两大类?答:1.8086 最多可有 256 个中断。2.按照产生中断的方法分为硬件中断和软件中断两大类。15软件中断有哪些特点?在中断处理子程序和主程序的关系上,软件中断和硬件中断有什么不同之处?答:1.软件中断有如下

15、特点: 用一条中断指令进入中断处理子程序,并且,中断类型码由指令提供。 进入中断时,不需要执行中断响应总线周期。 不受中断允许标志 IF 的影响。 软件中断的优先级最高。 软件中断没有随机性。2.软件中断允许在主程序和中断处理子程序之间传递数据。而硬件中断由于是随机的,所以不能传递数据。16从 8086/8088 的中断向量表中可以看到,如果一个用户想定义某个中断,应该选择在什么范围?答:应该选择在中断类型码为 32(20H)255(FFH)范围。178086 存储空间最大为多少?怎样用 16 位寄存器实现对 20 位地址的寻址?答:1.8086 存储空间最大为 220=1MB。2.采用分段的

16、方法实现 16 位寄存器实现对 20 位地址的寻址。物理地址=段基址10H+ 偏移地【例题 1】:假设中断类型为 180,、则中断处理程序的绝对入口地址(物理地址)是多少?、中断向量表中存放类型为 180 的首地址【解答】 :低地址IP 的低 8 位IP 的高 8 位CS 的低 8 位CS 的高 8 位高地址IP=3040H CS=1020H,则该中断处理程序的绝对入口地址为:CS*10H+IP=13240H180*4=720=0200H,则中断向量表中存放类型为 180 的首地址为 0200H40H30H 20H10H【例题 2】假设当前 CPU 的 FR=AX端点 CS=BXIP=DX那么根据汉诺塔堆栈的处理过程,一下处理是否合理?(先进先出)Push AXPush BXPush DX具体指令集为Pop

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 中学教育 > 试题/考题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号