《HDMI设计指南》由会员分享，可在线阅读，更多相关《HDMI设计指南（11页珍藏版）》请在金锄头文库上搜索。
1、威联通（QNAP）这款机器NMP-1000P在CeBIT 2009就已经露过相，功能就是典型的网络影音播放器，CPU使用的是Sigma Designs的SMP8643，这颗芯片是MIPS架构，通常用在STB（机上盒）以及平价的蓝光播放器上。NMP-1000P可以支持到1080p / 24p的画质播放，并且支持Dolby与DTS的音效处理，可装1颗3.5寸硬盘，并可用USB或eSATA外接来扩充容量，也可以走WiFi（选配）传输多媒体文件。多媒体格式方面，NMP-1000P大部分格式都支持（含字幕），不过Real格式就没有了，支持Flickr与Picassa等网络相簿服务，也可架File Ser
2、ver与FTP Server，并且支持BT协议。与一般的网络多媒体播放器一样，NMP-1000P相当地省电，全速运作为14W，待机为11W，与大部分的网络播放器差异不大就是，只等价格出来了。文章来源于“HTPC原动力论坛” http:/ HDMI 多路复用中继器的用户，本文提供了如何通过精心设计印刷电路板 (PCB) 来实现器件全部性能最优化的设计指导。我们将对高速 PCB 设计的一些主要方面的重要概念进行解释，并给出一些建议。本文涵盖了层堆栈、差动线迹、受控阻抗传输线、非连续性、布线指南、参考平面、过孔以及去耦电容器等内容。层堆栈HDMI 多路复用中继器的外引脚是专门针对 HDTV 接收机电
3、路中的设计（见图 1）而量身定制的。封装的每一侧都提供了一个 HDMI 端口，具有四个差动 TMDS 信号对，从而实现三个输入端口和一个输出端口。剩余信号由电源轨、Vcc 和接地以及低速信号（例如：I2C 接口、热插拔和多路复用选择器引脚）组成。 完成一个低 EMI PCB 设计最少需要四层堆栈（见图 2）。层堆栈应按照下列顺序（自上而下）：TMDS 信号层，接线层，电源层和控制信号层。图2 建议在一个接收机 PCB 设计中使用 4 或 6 层堆栈。在顶层上对高速 TMDS 线迹布线可以避免使用过孔（及其电感），并且允许从 HDMI 连接器至中继器输入以及从中继器输出至后续接收机电路的干净互联
4、 (clean interconnect)。 在高速信号层的下面放置一个坚实的接地层，这样就可以为传输线路互联建立一个受控阻抗，并为返回电流提供一个优异的低电感通路。 在紧挨接地层的下方放置电源层可以创建额外的高频旁路电容。 在底层布线低速控制信号可实现更大的灵活性，因为这些信号链通常拥有允许非连续性（如过孔）的裕度。 如果需要一个额外电源电压层或信号层，那么就应添加一个二级电源层/接地层系统至该堆栈，以使其保持对称。这样就可以使堆栈保持机械稳定，并防止其变形。每个电源系统的电源层和接地层均可以被紧密地放置在一起，从而大大增加高频旁路电容。差动线迹HDMI 使用转换最小化差分信令 (TMDS)
5、，用于传输高速串行数据。差分信令为单端信令带来了极大的好处。在单端系统中，电流通过一个电感从电源流至负载，并经由一个接地层或线路返回。该电流引起的横向电磁 (TEM) 波会自由地向外部环境辐射，从而引起严重的电磁干扰 (EMI)（见图3）。而且，电感中的外部源噪声不可避免地被接收机放大，从而破坏信号完整性。替代差分信令要使用两个电感，一个用于正向电流，另一个用于电流返回。因此，当紧密耦合时，该两个电感中的电流为等量，但是极性却相反，并且其电磁场消失。现在，电磁场被“抢走”的两个电感的 TEM 波均不能向环境中辐射。只有在电感环路外部有极小的边缘磁场时才会发生辐射，从而产生极低的 EMI（见图3
6、）。 图3 来自单个电感周围大散射磁场和差动信号对紧密耦合电感环路的外部小散射磁场的 TEM 波辐射紧密电耦合的另一个好处是，感应至两个电感的外部噪声均以等量共模噪声的形式出现在接收机输入端上。具有差动输入的接收机均只对信号差异敏感，而对共模信号不敏感。因此，该接收机抑制了共模噪声，并保持了信号完整性。为了使差分信令可以工作在一个 PCB 上，一个差动信号对的两个线迹间距必须在整个线迹长度上保持一致。否则，间距变化就会引起磁场耦合不平衡，从而降低磁场消除的效果，造成 EMI 增加。除了更大的 EMI 以外，电感间距的变化也会引起信号对差动阻抗的变化，从而造成阻抗控制传输系统的中断，进而造成破坏
7、信号完整性的信号反射。除了间距一致以外，两个电感均必须为相等的电气长度，以确保其信号在相同时间到达接收机输入端。图 4 显示了相等及不同长度线迹的逻辑状态改变期间一个差动对的“+”和“”信号。图4 不同电气长度的线迹会引起信号间的相移，从而产生导致严重 EMI 问题的差动信号对于相同长度的线迹而言，两个信号相等且极性相反。因此，它们的和必须为零。如果这些线迹的电气长度不同，那么较短线迹上的信号就会比较长线迹上的信号较早地改变状态。在此期间，两个线迹均驱动电流至相同方向。由于往往会作为返回通路的长线迹继续驱动电流（“早”驱动电流），因此短线迹必须找到其经由一个参考层（电源层或接地层）的返回通路。
8、当将两个信号相加时，该总信号在过渡相期间从零电平转移。在高频条件下，这些差动信号以大幅急剧瞬态的形式出现，其显示在接地层上，从而引起严重的 EMI 问题。需要注意的是，“噪声”脉冲的宽度同两个信号间的相移相等，并可以被转换成一个给定频率的时间差。该时间差（也称为对内时滞）由 HDMI 规定，用于 225 MHz TMDS 时钟速率 0.4 TBIT 的接收机，其将转换为 178 ps 最大值。对于一个 HDMI 发送器而言，该规范要求 0.15 TBIT，以用于 225 MHz 的 TMDS 时钟速率，其将转换为66 ps最大值。由于像素生成需要四个差动 TMDS 信号对（3 个数据信号+1
9、个时钟信号）的同步传输，因此其必须在相同时间到达接收机。理想情况下，所有四个信号对应该为相等的电气长度，以保证零时间差。但是，对一个 0.2 TCHARACTER + 1.78 ns 的接收机而言，HDMI 允许一个最大的对间时滞 (信号对之间的时间差)，从而会产生总计2.67 ns 的时间，以用于 225 MHz 的 TMDS 时钟。对一个 HDMI 发送器而言，该规范要求产生 888ps 的 0.2 TCHARACTER。受控阻抗传输线受控阻抗线迹可用于匹配传输介质的差动阻抗（例如：线缆）和端接电阻。差动阻抗由信号对线迹的物理几何、它们同邻近接地层的关系以及 PCB 电介质决定。这些几何形
10、状必须在整个线迹长度上保持一致。图5 描述了微波传输带 (Microtrip) 线迹（外层线迹）及带状线线迹（通常是被两个接地层夹在中间的层堆栈内线迹）阻抗计算相关的参数。图5 差动线迹的物理几何为了计算出图 5 中 100 差动阻抗 TMDS 信号对的线迹几何，可以使用闭式方程 1 6。 1、对于松散耦合带状线而言，s 12 mils，数字 0.748 可能被 0.374 替换。2、W 2W 及 b 4t，其中，b 为接地层之间的电介质厚度。 考虑到差动信号对及其环境之间的距离，图 5 显示了一个线迹 X，其未与邻近的“+”和“”导体中的电流关联。X 可以为另一信号对线迹、一个接地屏蔽线迹或
11、一个 TTL/CMOS 线迹。对于邻近信号对和屏蔽线迹而言，使距离 d 等于 3 s。在一侧运行屏蔽线迹（接地更为适宜），可能会创建一个增加 EMI 的失衡。接地线迹屏蔽应该对下层接地层有一个过孔散射。请注意！乍一看上面的方程式，其呈现出一种可获得线迹几何的比较便宜的方法。但是，这些函数均基于经验数据，并代表最佳情况下的近似值。实际精确度可能会有非常大的不同，各种原因甚至会引起高达 10% 的可能误差。从长远来看，一种更精确、成本更低的方法是使用一个 2D 或更好的场求解器。它是一种可对麦克斯韦 (Maxwell) 方程式求解并计算出任意横截面传输线电场和磁场的软件工具。它还可以由以上这些计算
12、出电气性能项，例如：特性阻抗、信号速度、串扰和差动阻抗。一些场求解器还可以计算出导体内的电流分布情况。相对于近似法而言，一个 2D 场求解器的优势在于其考虑了几乎所有任意横截面几何的灵活性。除了第一阶项（例如：线宽、电介质厚度和电解介质常量）以外，第二阶项（例如：线迹厚度、阻焊和线迹蚀刻背面）均可以被考虑到。非连续性非连续性就是信号路径中差动线迹阻抗偏离于其规定值（100，即 15% HDMI）的地方，并假定更高或更低的阻抗值。非连续性可以引起由阻抗不匹配带来的信号反射，进而破坏信号完整性。这些主要是有效线迹宽度或线间间距变化的结果，而这些变化又是由不可避免的沿信号路径线迹几何传输，或由较差的
13、信号线迹布线引起的。可能发生非连续性的位置为：HDMI 连接器焊盘同信号线迹相遇处 信号线迹碰到过孔、电阻器组件盘或 IC 引脚处 信号线迹 90o 弯曲处 信号对被分离以围绕一个物体布线的地方 在差动阻抗、TDR、和测试期间将非连续性探测出来。一个TDR（时间域反射计）是一种用来描绘和定位金属导体中故障的电子仪器。一个 TDR 沿导体传输一个快速上升时间脉冲。如果该导体为统一阻抗，并被正确地封端 (terminated)，那么整个发射脉冲将在远端终端被吸收，且没信号会被反射回 TDR。但是，存在阻抗非连续性的情况下，所有非连续性都将构成一个被反射回反射计（reflectometer）的回波。
14、阻抗增加会产生一个增强原始脉冲的回波，与此同时，阻抗减少会产生一个同原始脉冲相对的回波。在输出/输入端测量出产生的 TDR 反射脉冲，其将以时间函数的形式显示或绘制出来，因为给定传输介质中信号传播的速度相对不变，并且可以以线迹长度函数的形式被读取出来。图6 TDR 显示表明了非连续性的位置PCB 设计的目的在于尽可能将非连续性最小化，从而消除反射并保持信号完整。遵循一组布线指南，有助于避免不必要的非连续性。剩下的不可避免的非连续性应集中在一起，也就是说将这一区域的面积应保持较小，并尽可能的紧密放置。这一想法就是将各个反射点集中在某个区域，而不是将其分布在整个信号路径里。利用 TDR 看到的大量
15、非连续性直接受到 TDR 使用的脉冲边缘速率的影响。TDR 边缘速率越快，出现的非连续性就会越多，并且阻抗峰值就越大。通过 HDMI 规范，他们定义了边缘速率（通常为 200ps）。图 6 对该点进行了描述。图中的低线压采用 30ps 边缘速率，高线压采用 200pf 滤波器。当使用 200ps 边缘速率滤波器时，由出现在低线压上的 TPA 电路板 SMA 产生的非连续性均为完全不可见。布线指南当试图保持信号完整性和低 EMI 时，具有 PCB 布线的一些指南是必不可少的。尽管似乎有无数的预防方法可以采用，但是本章节仅仅推荐使用一些主要的布局指南。1、在不匹配点上采用小弯曲度修正，可减少差动对内的时滞。2、减少由组件放置和 IC 外脚引线以及信号路径上较大角度修正所引起的对间时滞。采用斜切式弯曲 (chamfered corner)，其长度和线宽之比为 3 比 5。弯曲之间的距离应最少为线宽的 8 到 10 倍左右。3、使用45 o 弯曲（斜切式弯曲）替代直角（90o）弯曲。直角弯曲会增加有效线宽，改变差动线迹阻抗，从而出现一个较短的中断点。一个45o 弯曲可以看作是一个时间更短的中断点。
