《集成电路应用课程设计报告--基于锁相环CD4046的数字频率合成器》由会员分享，可在线阅读，更多相关《集成电路应用课程设计报告--基于锁相环CD4046的数字频率合成器（10页珍藏版）》请在金锄头文库上搜索。
1、集成电路应用课程设计基于锁相环CD4046的数字频率合成器学院： 物理与信息工程学院专业: 电子信息工程 年级： 2015级 姓名： 张 桢学号： 指导老师： 许志猛 基于锁相环CD4046的数字频率合成器1、 内容摘要：随着通讯，宇航和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。频率合成器就是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，导出多个或大量的输出频率，这些输出频率的准确度和稳定度与参考频率是一致的。本设计是基于锁相环CD4046制作的是频率合成器，锁相环是一种很有效的信号处理技术，它能严格跟踪想干信号频率。利用锁相环构成的频率合成器电路结构简
2、单，输出频率成分频谱纯度高，是一个较好的频率转换系统。锁相频率合成器是一个闭环系统，结构简单，成本低，有较高的频率准确度。2、 设计目的： 1. 掌握锁相环的基本工作原理，锁相环外部元件的选择方法。2. 掌握频率合成器的设计思路。3. 结合所学的内容和知识，学会设计一个完整的电路。3、 设计步骤：1. 设计方案，确定电路形式，画出电路图。2. 选取各部分电路所需元件并计算出元件参数。3. 绘制PCB电路图。4. 转印并腐蚀电路板，进行焊接和组装电路。5. 调试并测量电路性能。4、 主要技术指标：1. 频率合成范围：2. 步进频率： 3. 频率稳定度 ： 4. 振荡器部分指定采用4053芯片5.
3、 时钟源分频 25、 总体方案的确定：总体方案的设计原理框图如图1所示，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。振荡源输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f2=f3/N=f4 故 f3=Nf2 (f2为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f3。低通滤波器N分频 f2振荡源 f1压控振荡器f3相位比较器M分频
4、f4图1：原理框图六、具体设计步骤：1. 振荡源的设计：用CD4053三2通道数字控制模拟开关构成的反相器和2M晶体组成2MHz振荡器，接成的电路如图2所示。图中R1使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。图2：振荡源的设计2. M分频设计： 设计要求以1KHz为步进，所以可以选择比1Khz小的200Hz作为标准信号源。我们需要200HZ的标准参考频率，因此需要要进行10000分频，所以选择使用两片CD4518。CD4518内含两片计数器，一个计数器可以十分频，所以两片共四个组成了10000分频。设计出的10000分频电路图如图3所
5、示图3：10000分频设计3. N分频设计：由于我们设计的标准信号元频率是200Hz，要满足根据本次课程设计的要求的锁存频率范围，需设计一个N=0-999的分频计。通过方案的比较采用三块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1Q4是计数器输出端，其余控制端的功能如下：PE（3）=1时，D1D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1Q4）减计数；CF（13）=1且计数器（Q1Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。 信号输出图4：单片4522分频器信号输入信号输出单片4522分频器
6、，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，一直到第N个CP来时，计数器为0。这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。这样一块CD4522和四位拨码开关就可以构成19的分频效果。采用
7、四块CD4522，分别对应千百十个位就可以通过拨盘开关的数值是多少，得到对应数值的分频器。由于千位保持7不变，便将CD4522的14,11,5号角置高。图5 1999分频器4. 锁相环参数设计本设计中，M固定，N可变。基准频率f2定为200Hz，改变N值，使N=50500，则可产生f3=10.00KHz100.00KHz的频率范围。锁相环锁存范围：fmax=100.00KHzfmin=10.00KHz则fmax/fmin=10.00使用相位比较器PC2若R2=，由fo=fmax/2=50KHz,参照figure5并选定Vdd=5v，可得C1=10-4uF又 2fc=fmax+fmin=110K
8、Hz,2fl=fmax-fmin=90kHz, T1=R3*C2 最终算出R3*C2=2*fl/(2fc)2 =0.05 令R3=500k，则C20.1uF实际实验参数为：R3=470K C2=0.1uF设计出的锁相环电路如下所示：5.总体电路：PCB图：七、调试和测试：腐蚀PCB后进行焊接和调试，调试分三部分调试，分别为200HZ基频，N分频，锁相环，最后进行整体测试1. 200HZ基频部分的调试：首先先检查线路是否有短路，虚焊，铜线是否有断等，检查无错后，插入CD4053，测试15脚，若是有2M的方波那就说明第一部分正确。插入两块CD4518，查看第二块4518的14脚是否有200hz的方
9、波输出，若是有，说明产生基频部分的电路正确。2. M分频部分的调试：查看是否有短路、虚焊等，然后测各个管脚，看是否连接正确，并用万用表测靠的较近的线检查是否连在一起，检查完线路，插入芯片CD4522，通电时芯片不会发热的话芯片一般就不会烧坏了，从输入端用函发输入Vpp=5V，f=100k的方波，任意拨个数（如100），用示波器测输出端的频率看是否真确，多拨几组数据，以保证每个拨码开关都正常工作。 3. 锁相环部分的调试：用函发从CD4046的14脚输入Vpp=5V，f=200hz的频率，观察1脚外的灯，若很亮就说明锁定了。用示波器观察4脚输出的波形，并改变输入频率，调节可变电阻的阻值，直到输入
10、10Khz-100Khz 都能锁定。4. 整体测试：各个模块调试完毕后，接上电源，示波器接输出。拨动拨码开关，使输出频率从10khz-100khz的范围内变化。测试表格拨码值（BCD值）050325500理论值10.000KHz65.000KHz100.00KHz测量值10.002KHz65.003KHz99.999KHz误差2Hz3Hz1Hz波形方波方波方波结果分析：从测得的数据可以看出，本设计完全符合设计需求。八、设计总结和体会：完成本次集成电路设计历时三天，查找资料，设计电路绘制PCB图用了一天的时间，腐蚀PCB和焊接安装电路用了半天的时间。电路的调试用了一天半的时间。我们最后完成了本次
11、课程设计，调试结果符合要求。总的来说，这次课程设计收获颇多。这次课程设计实践，加深、巩固了我对这半学期所学知识的掌握，对集成电路的设计有了更深的了解与认识。这次课程设计中遇到的问题主要是制板方面。由于是第一次腐蚀PCB板，没有经验，把PCB上的的焊盘画的太小，导致焊接的时候出现了虚焊的现象。这给调试带来了极大的麻烦。最终经过耐心检查，终于一一排查了所有的虚焊和短路问题。最后进行调试，总算得到符合指标的结果。总之，这次集成电路课程设计实验，可以说是让我受益匪浅。通过本次集成电路课程设计，我掌握了锁相环的基本原理，学会了如何设计一个频率合成器，学习了设计电路的基本思路。同时，在实际电路的安装与调试的过程中，增强了自己的动手能力。在解决问题的过程中，通过查询资料，询问老师，也加深了对课程所学的内容的理解与掌握。九、参考文献【1】集成电路应用设计附：实物图
