数字电子技术可编程逻辑器件讲述

《数字电子技术可编程逻辑器件讲述》由会员分享，可在线阅读，更多相关《数字电子技术可编程逻辑器件讲述（58页珍藏版）》请在金锄头文库上搜索。

1、第七章 可编程逻辑器件PLD 简介 7-1 可编程逻辑器件PLD概述 7-2 可编程逻辑器件PLD的基本单元 7-3 可编程只读存储PROM和可编程逻辑阵列PLA 7-4 可编程逻辑器件PAL和通用逻辑阵列GAL 7-5 高密度可编程逻辑器件HDPLD原理及应用 7-6 现场可编程门阵列FPGA 7-7 随机存取存储器（SRAM） 小结 连接线与点增多 抗干扰下降 传统的逻辑系统，当规模增大时 （SSI MSI) 焊点多，可靠性下降 系统规模增加成本升高 功耗增加 占用空间扩大 半定制 标准单元（Standard Cell） 门阵列（Gate Array） 可编程逻辑器件（Programmab

2、le Logic Device，PLD） 近年来PLD从芯片密度、速度等方面发展迅速，已成为一 个重要分支。 专用集成电路（简称ASIC）系统放在一个芯片内 用户定制 集成电路 ASIC 全定制（Full Custom Design IC 厂商直接做出。 如：表芯 厂商做出半成品 半定制（Semi-Custom Design IC） 7-1 可编程逻辑器件PLD概述 PLD是70年代发展起来的新型逻辑器件，相继出现了ROM 、 PROM、PLA、PAL、GAL、EPLD和FPGA等，它门组成基本相 似。 一、PLD的基本结构 与门 阵列 或门 阵列 乘积项和项 PLD主体 输入 电路 输入信号

3、 互补 输入 输出 电路 输出函数 反馈输入信号 输出既可以是低电平有效， 又可以是高电平有效。 可由或阵列直接输出， 构成组合； 通过寄存器输出， 构成时序方式输出。 可直接 输出 也可反馈到输入 二、PLD的逻辑符号表示方法 1.输入缓冲器表示方法 A A A 2.与门和或门的表示方法 A B C D F1 固定连接 编程连接 F1=ABC A B C D F2 F2=B+C+D PLD具有较大的与或阵列，逻辑图的 画法与传统的画法有所不同 下图列出了连接的三种特殊情况: 1.输入全编程，输出为0。 2.也可简单地对应的与门中画叉，因此E=D。 3.乘积项与任何输入信号都没有接通，相当与门

4、输出为1 。 注：F=1将导致关断其它乘积项的输出。 下图给出最简单的PROM电路图，右图是左图的简化形式 。 实现的函数为： 固定连接点 （与） 编程连接点 （或） 三、PLD的分类 （1）与固定、或编程：ROM和PROM （2）与或全编程：PLA （3）与编程、或固定：PAL、GAL和HDPLD 1.与固定、或编程：与阵列全固定，即全译码；ROM和PROM PLD基本结构大致相同，根据与或阵列是否可编程分为三类： 2.与、或全编程： 代表器件是PLA（Programmable Logic Array），下图 给出了PLA的阵列结构，在PLD中，它的灵活性最高。由于 与或阵列均能编程的特点，

5、在实现函数时，只需形成所需的 乘积项，使阵列规模比PROM小得多。 3.与编程、或固定：代表器件PAL（Programmable Array Logic ） 和GAL（Generic Array Logic）。， 这种结构中，或阵列固定若干个乘积项输出，见下图。 四、PLD的性能特点 采用PLD设计数字系统和中小规模相比具有如下特点 ： 1.减小系统体积：单片PLD有很高的密度，可容纳中 小规模集成电路的几倍到十几倍， 2.增强逻辑设计的灵活性：使用PLD器件设计的系 统，可以不受标准系列器件在逻辑功能上的限制。 3.缩短设计周期：由于有可编程特性，用PLD设计一个 系统所需时间比传统方式大为

6、缩短。 各种PLD的结构特点 4.提高系统处理速度：用PLD与或两级结构实现任何逻辑功 能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统 设计，而且减少了级间延迟，提高了系统的处理速度。 7.系统具有加密功能：某些PLD器件，如GAL或高密度可编 程逻辑器件本身具有加密功能。设计者在设计时选中加密项， 可编程逻辑器件就被加密，器件的逻辑功能无法被读出，有效 地防止逻辑系统被抄袭。 5.降低系统成本：由于PLD集成度高，测试与装配的量大大 减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成 本。 6.提高系统的可靠性：用PLD器件设计的系统减少了芯片 和印制板数量，增加了平均寿命,

7、减少相互间的连线，提高抗 干扰能力，从而增加了系统的可靠性。 五、用PLD实现逻辑电路的方法与过程 用可编程逻辑器件来设计电路需要相应的开发软件平 台和编程器，可编程逻辑器件开发软件和相应的编程器多 种多样。 可编程逻辑器件设计电路过程如下图所示 电 路方 设案 计 设 计 输 入 优 化 电 路 选 择 器 件 编 程 器时 件序 功检 能查 特别是一些较高级的软件平台，一个系统除了方案 设计和输入电路外，其它功能都可用编程软件自动完成 。 7-2 可编程逻辑器件PLD的基本单元 编程单元：PLD中用来存放数据的基本单元 非易失性有多种编程单元，其特点为掉电后 信息不会丢失，它一般用于只读存

8、储器 ROM。 易失性单元： 这种基本单元采用的是静态随机存储器（ SRAM）结构，其特点为掉电以后信息就要丢 失，现场可编程门阵列（FPGA）采用这种编 程单元。 非易失性单元： 编 程 单 元 编 程 方 式 一次编程： 信息一次编程固定好的，编程元件PROM 多次编程： 用户根据需要将数据储存在编程单元中，并 可以多次写入和擦除，编程元件UV EPROM和E2PROM。 编程单元采用的是 浮栅技术 一、熔丝型开关 二、反熔丝型开关 三、浮栅编程技术 用浮栅编程技术生产的编程单元是一种能多次改写的 ROM，即已写入的内容可以擦去，也可以重新写入新的内 容。 （一）叠栅型（SIMOS）存储单

9、元 25V 25VGND 1 1 1 无 1 1 0 + + + + 开启电压加大 + + + + + + 开启电压 5V 5V GND 浮栅上的电荷无放电通路，没法泄漏。 用紫外线照射芯片上的玻璃窗，则形成光电电流，把栅极 电子带回到多晶硅衬底，SIMOS管恢复到初始的导通状态。 隧道 80埃 面积大 向浮栅写入 电荷时，G加 25V，D接GND 擦除浮栅电荷 时，G加5V， D接25V （二）隧道型（FLOTOX）储存单元 前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用 紫外光照射一定的时间，因此不能用于快速改变储存信息的场合， 用隧道型储存单元制成的存储器克服了这一缺点，它称为电

10、可改写 只读存储器E2PROM，即电擦除、电编程的只读存储器。 FLOTOX管的结构剖面示意图如图所示。 它与叠栅型管的不同在于浮栅延长区与漏区N 之间的交叠 处有一个厚度约为80埃的薄绝缘层 （三）闪速型（Flash）存储单元 闪速存储单元又称为快擦快 写存储单元。右图是闪速存储单 元剖面图。 闪速存储单元去掉了隧道型存 储单元的选择管，它不像E2PROM 那样一次只能擦除一个字，而是可 以用一个信号，在几毫秒内擦除一 大区段。 因此，闪速存储单元比隧道型存储单元的芯片结构更简 单、更有效，使用闪速存储单元制成的PLD器件密度更高。 Flash工作原理类似于叠栅型存储单元，但有两点不同之处：

11、 1. 闪速存储单元源极的区域Sn+大于漏极的区域Dn+，两 区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩 散的速度远远大于叠栅型存储单元； 2. 叠栅存储单元的浮栅到P型衬底间的氧化物层约200埃左 右，而闪速存储单元的氧化物层更薄，约为100埃。 （四）、六管静态存储单元 闪速存储单元的可再编程能力约为10万次左右，但还是不 及SRAM那样有无限制的再编程能力，以SRAM为存储单元的 现场可编程门阵列（FPGA）可以实现无限次从一种运行逻辑 转换到另一种运行逻辑的功能。 下图是SRAM六管存储单元，由两个具有有源下拉n沟道 晶体管和有源上拉p沟道晶体管交互耦合的倒相器组成。 高和低

12、电平是用具 有分别到电源VCC和地 GND的低阻抗通道的有 源器件定义的两个电平 。 D1、D2为两个传输 NMOS管，其栅极接到 字线，源极分别接到两 条互补的位线上，起传 输作用。 7-3 可编程只读存储器 PROM和可编程逻辑阵列PLA 一、可编程只读存储器PROM PROM的结构是与阵列固定、或阵列可编程的PLD器件 ，对于有大量输入信号的PROM，比较适合作为存储器来存 放数据，它在计算机系统和数据自动控制等方面起着重要的 作用。对于较少的输入信号组成的与阵列固定、或阵列可编 程的器件中，也可以很方便地实现任意组合逻辑函数。 例1： 下图是一个8（字线）4（数据）的存储器数据阵列图。

13、 3-8线译码器84存储单元矩阵 输出缓冲器 地址码输入端 数据输出端 字线 由地址译码器选中不同的字线，被选中字线上的四位数 据通过输出缓冲器输出。 如当地址码A2A1A0000时，通过地址译码器，使字线P0 1，将字线P0上的存储单元存储的数据0000输出，即D0D3 0000。更详细的内容，请同学参看表7-3 将左图地址扩展成n条地址线， n位地址码可寻址2n个信息单 元，产生字线为2n条，其输出 若是m位，则存储器的总容量 位2nm位。 EPROM有各种类型的产品，下图是紫外线擦除、电可编程的 EPROM2716器件逻辑框图和引脚图。 EPROM2716是2118位可改写存 储器，有1

14、1位地址线A0A10， 产生字线为2048条，D7D0是8 位数据输出/输入线，编程或读 操作时，数据由此输入输出。 CS为片选控制信号是低电平有效 。 OE/PGM为读出/写入控制端低电平 时输出有效，高电平进行编程，写 入数据 若当EPROM2716的容量不能满足使用要求，且仅有 2716芯片时，可用多片并联来扩展地址线和数据线。下图是 将2片2716扩展成204816的数据位进行扩展连接示意图。 两片的数据线 排列成D0D15 其余线全部并联。 从组合电路角度来看: 输入地址信号即为电路的输入逻辑变量 地址译码器产生2n个字线即为固定与阵列产生个2n乘积项 存储矩阵即为或阵列把乘积 项组

15、合成m个逻辑函数输出。 例2：试用适当容量的PROM实现两个两位二进制数比较的比较器 。 （1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于B1B0时 ，F11，A1A0等于B1B0时，F21，A1A0小于B1B0时，F31， 下表给出了两位二进制和比较结果的输入输出对照表， 由此可写出输出逻辑 函数的最小项表达式为： F1m（4,8,9,12,13,14 ） F2m（0,5,10,15） F3m（1,2,3,6,7,11） （2）把A1A0和B1B0作为PROM的输入信号，F1、F2和F3为或 阵列的输出，下图是用PROM实现比较器的阵列图。 （3）选用PROM的容量 为163位即可满足要求 。 以PROM实现简单的组合逻 辑电路函数是很方便的 实际上，大多数组合逻辑函数的最小项不超过40个，则使得 PROM芯片的面积利用率不高，功耗增加。为解决这一问题， 考虑与阵列也设计成可编程形式来实现组合逻辑，这就是可编 程逻辑阵列PLA。 一般的PROM输入的地 址线都较多，容量也较大， 又由于PROM的与阵列固定 ，必须进行全译码，要产生 全部的最小项。 二、可编程逻辑阵列PLA 可编程逻辑阵列PLA和PROM相比之下，有如下特点： （一）PROM是与阵列固定、或阵列可编程，而PLA是与 和或阵列全可编程。 （二）PROM与阵