逻辑门电路和组合逻辑电路解析

《逻辑门电路和组合逻辑电路解析》由会员分享，可在线阅读，更多相关《逻辑门电路和组合逻辑电路解析（78页珍藏版）》请在金锄头文库上搜索。

1、逻辑门电路 和组合逻辑电路 电子电路 模拟信号，其大小随时间连续变化。 数字信号是一系列脉冲信号， 数字信号只有高低电平之分。 一般高电平用1表示，低电平用0表 示，称为正逻辑系统；否则称为负 逻辑系统。 模拟电路 数字电路 t u t u 模拟信号数字信号 1 0 1 基本逻辑关系和逻辑门电路 门电路是一种开关电路。当输入信号满足一定条件时，才 有输出信号，否则没有输出信号。门电路的输出信号和输入信 号之间存在着一定的逻辑关系，所以称为逻辑门电路。 基本逻辑关系有三种 与逻辑 或逻辑 非逻辑 与门 或门 非门 实现对应逻辑关系的电路 1. 与逻辑和与门电路 U AB F 开关闭合用1表示 开

2、关断开用0表示 灯亮用1表示 灯灭用0表示 ABF 000 010 100 111 F与A、B之间 是与逻辑关系 逻辑状态表 真值表 二极管与门电路 F DA DB A B +5V ABF 000 010 100 111 VAVBVF 0V0V0V 0V3V0V 3V0V0V 3V3V3V 符 合 与 逻 辑 关 系 A B F & 与逻辑表达式：F=AB 与逻辑符号： A BF & C A B C F 例：已知三输入与门的输入 波形，分析其输出波形。 2. 或逻辑和或门电路开关闭合用1表示 开关断开用0表示 灯亮用1表示 灯灭用0表示 ABF 000 011 101 111 F与A、B之间

3、是或逻辑关系 逻辑状态表 真值表 U A B F 二极管或门电路 ABF 000 011 101 111 VAVBVF 0V0V0V 0V3V3V 3V0V3V 3V3V3V 符 合 或 逻 辑 关 系 F DA DB A B A B F 1 或逻辑表达式：F=A+B 或逻辑符号： A BF 1 C 例：已知三输入或门的输入 波形，分析其输出波形。 A B C F 3. 非逻辑和非门电路 开关闭合用1表示 开关断开用0表示 灯亮用1表示 灯灭用0表示 AF 01 10 F与A之间 是非逻辑关系 逻辑状态表 真值表 UAF 嵌位 二极管 D RB A F +UCC+3V RC T 三极管非门电路

4、 AF 01 10 UAUF 0V3V 3V0V 符 合 非 逻 辑 关 系 非逻辑表达式： 非逻辑符号： AF 1 4. 复合门电路 由三种基本门电路可以组成多种复合门电路， 比如与非门电路、或非门电路等。 A B F & A B F 1 ABF 001 011 101 110 ABF 001 010 100 110 F=A+BF=AB TTL门电路 由单个元件构成的门电路称为分立元件门电路。 利用半导体集成工艺制成的门电路称为集成门电路。 集成 门电路 双极性 单极性 （MOS） 晶体管晶体管逻辑电路（TTL） 高阀值逻辑电路（HTL） NMOS电路 PMOS电路 互补MOS电路（CMOS

5、） A BF & C R3 +5V F T3 T4 T5 T2 T1 A B C R4R2R1 R5 1. TTL与非门电路 输入级 中间级 输出级 R1 C1E1 E2 E3 B1 多发射极晶体管 R3 +5V F T3 T4 T5 T2 T1 A B C R4R2R1 R5 不足以让 T2、T5导通 1V VA=0.3V 三个PN结 导通需2.1V 1.1 当任一输入为低电平时，VF=? VF=? VA=0.3V VF =5-UR2-UBE3-UBE4 3.6V R3 +5V F T3 T4 T5 T2 T1 A B C R4R2R1 R5 当任一输入为低电平时，VF为高电平 R3 +5V

6、 F T3 T4 T5 T2 T1 A B C R4R2R1 R5 3.6V 全导通 电位被 嵌在2.1V 全反偏 截止 1.2 当输入全为高电平时，VF=? 1V VF=? R3 +5V F T3 T4 T5 T2 T1 A B C R4R2R1 R5 VF=0.3V 饱和 3.4V 当输入全为高电平时，VF为低电平 当输入全为高电平时，输出为低电平。 当任一输入为低电平时，输出为高电平。 ABCF 0001 0011 0101 0111 1001 1011 1101 1110 结论： F=ABC 三态 （1）高电平 （2）低电平 （3）高阻状态 2. 三态输出与非门电路A BF & E E

7、N R3 +5V F T3 T4 T5 T2 R4R2R1 R5 T1 A B E D 控制端 R3 +5V F T3 T4 T5 T2 R4R2R1 R5 T1 A B E D 2.1 当控制端E为低电平时，VF=? 输出处于 高阻状态 VE=0.3V 1V 1V T3、T4 截止 T2、T5 截止 2.2 当控制端E为高电平时，VF=? R3 +5V F T3 T4 T5 T2 R4R2R1 R5 T1 A B E D VE=5V 与TTL与非门电 路一样，输出状 态决定于输入端 A、B 的状态， 实现与非逻辑关 系。 反 向 截 止 2.3 三态输出与非门电路的逻辑状态表 EABF 0高

8、阻 1001 1011 1101 1110 2.4 三态输出与非门电路的应用 A1 B1 F1 & E1 EN A3 B3 F3 & E3 EN A2 B2 F2 & E2 EN 1 0 0 母 线 总 线 三态输出与非门电路最重要的一个应用是 可以实现用一根导线轮流传送几个不同的数据 。 高阻 高阻 2.4 三态输出与非门电路的应用 A1 B1 F1 & E1 EN A3 B3 F3 & E3 EN A2 B2 F2 & E2 EN 0 1 0 母 线 总 线 三态输出与非门电路最重要的一个应用是 可以实现用一根导线轮流传送几个不同的数据 。 高阻 高阻 2.4 三态输出与非门电路的应用 A

9、1 B1 F1 & E1 EN A3 B3 F3 & E3 EN A2 B2 F2 & E2 EN 0 0 1 母 线 总 线 三态输出与非门电路最重要的一个应用是 可以实现用一根导线轮流传送几个不同的数据 。 高阻 高阻 逻辑代数 逻辑代数又称布尔代数，是分析逻辑电路的 数学工具。 逻辑代数和普通代数一样，也以字母A、B、 C等表示变量，但变量的取值只有0和1，这 里的0和1不表示数量的大小，只表示两种相反的 逻辑状态。 1. 基本运算法则和定律 逻辑加逻辑乘逻辑非 交换律 结合律 分配律 证明 吸收律 证明 证明 反演律 （摩根定律） 0 0 0 1 0 1 1 1 0 1 1 1 0 0

10、 0 1 1 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 2. 逻辑函数的表示 逻辑函数用来描述逻辑电路输出与输入之 间的逻辑关系，可用四种方法表示。 逻辑状态表（真值表） 逻辑表达式 卡诺图 逻辑电路图 逻辑函数的描述 2.1 逻辑状态表（真值表） 将输入、输出的所有状 态一一对应地列出。 n个输入变量 2n个状态组合 ABCF 0000 0010 0100 0111 1000 1011 1101 1111 例如： 设计一个三人表决电路，当多数 人赞同，表决结果有效。 2.2 逻辑表达式 ABCF 0000 0010 0100 0111 1000 1011 1101 1111

11、 例如： 由三人表决电路的逻辑状态表 ，可列出对应的逻辑表达式 若取F=1列 若取F=0列 反之 由逻辑表达式 也可列出对应 的逻辑状态表 逻辑最小项和逻辑相邻的定义 这里的各项都是逻辑最小项，因为包含了 所有输入变量的原变量或反变量。 这两项是逻辑相邻， 因为二者只有一个变量A 以原、反变量相区别。 逻辑相邻的项可以 合并，消去一个因子。 不是 逻辑最小项 2.3 卡诺图 A B 0 1 01 将n个输入变量的全部最小项用小方块阵列图表示。 两变量卡诺图 01 10 A B 0 1 01 0 1 A 00011011 BC 0 1 A 00011110 BC 相邻最小项 非相邻最小项 三变量

12、 卡诺图 0 1 A 00011110 BC 三变量 卡诺图 ABCF 0000 0010 0100 0111 1000 1011 1101 1111 0 1 A 00011110 BC 1110 0100 四变量 卡诺图 101198 14151312 6754 2310 CD 00011110 00 01 AB 11 10 有一项不同， 两行的对应项 属相邻项。 卡诺图中相邻的概念： (1)不仅任意上下两行是相邻的，且最上行和最下行也是相邻的。 (2)不仅任意左右两列是相邻的，且最左列和最右列也是相邻的。 (3)四个角的单元也是相邻的。 有一项不同， 两列的对应项属相邻项。 CD 1011

13、98 14151312 6754 2310 00011110 00 01 AB 11 10 四变量 卡诺图 11 11 10 0 0000 0000 1 2.4 逻辑电路图 按逻辑表 达式用对 应的逻辑 门符号连 接起来的 电路图。 由于逻辑式不是唯一的，所以逻辑图也不是唯一的。 1 1 1 & & & & 1 F 3. 逻辑函数的化简 逻辑函数的逻辑表达式可以有多种形式，只有 化简为最简形式，才能得到最简单的逻辑电路。 3.1 公式化简法 还原律 反演律 配项 合并 吸收律 并项 难！ 3.2 卡诺图化简法 0 1 A 00011110 BC 1110 0100 0 1 A 00011110

14、 BC 1110 0100 卡诺图化简法的化简原则 （1）将卡诺图中2n（n=1，2，3）个相邻为1 的单元圈起来，形成矩形集合（边缘相邻、四角相 邻不要遗漏）。 （2）集合的单元数应尽可能多，即集合要尽量大 ，越大可以消去的变量数越多。 （3）集合的数目应尽量少，必要时可以重复使用某 些单元，集合的数目越少化简后的函数项就越少。 （4）当所有为1的单元都被圈过后，化简过程完成 。化简结果为各个集合项的逻辑和。 CD 1101 1101 1110 1101 00011110 00 01 AB 11 10 例 例：用卡诺图将下式化为最简与或式。 111 1111 11 111 CD 000111

15、10 00 01 AB 11 10 例 0 1 A 00011110 BC 01 0011 无所谓状态 0 1 A 00011110 BC 0011 0011 组合逻辑电路的分析和设计 把门电路按一定规律加以组合，可以组成具有 各种逻辑功能的逻辑电路。 逻辑电路 组合逻辑电路 时序逻辑电路 任何时刻，输出状态仅决定于同 一时刻各输入状态的组合，而与 先前的状态无关。 任何时刻，输出状态不仅决定于 同一时刻各输入状态的组合，还 与先前的状态有关。 分析设计工具逻辑代数 1 组合逻辑电路的分析 组合逻辑电路的分析是已知组合逻辑电路，分 析其逻辑功能。 （1）根据逻辑电路图，写逻辑表达式； （2）将

16、逻辑表达式化简； （3）根据逻辑表达式，列逻辑状态表； （4）根据逻辑状态表，分析逻辑功能。 分析步骤： 例：分析已知逻辑 电路的逻辑功能。 （1）根据逻辑电路图，写逻辑表达式并化简 & A B & F & & X Y Z & A B & F & & X Y Z （2）根据逻辑表达式， 列逻辑状态表 0 1 1 0 0 0 1 0 0 1 0 0 F 1 0 1 0 1 1 0 0 BA A F =1 B F=AB 异或门 例：分析已知逻辑电路 的逻辑功能。 （1）写逻辑表达式并化简 & & Y 1 X 1 F & A B （2）列逻辑状态表 1 0 0 1 0 0 0 1 1 0 0 0 F