算术运算电路.

《算术运算电路.》由会员分享，可在线阅读，更多相关《算术运算电路.（20页珍藏版）》请在金锄头文库上搜索。

1、4.5 4.5 算术运算电路算术运算电路 4.5.1 半加器和全加器 半加器 全加器 4.5.2 多位数加法器 串行进位加法器 超前进位集成4位加法器74LS283 *超前进位产生器74182 4.5.3 减法运算 反码和补码 由补码完成减法运算 4.5.4 集成算术/逻辑单元举例 1 4.5.1 半加器和全加器 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 两个二进制数相加时，有两种情况：一种不考虑低位来的进位 ，另一种考虑低位来的进位。加法器也因此分为半加器和全加器 。 半加器全加器 两个4 位二进制数相加的过程: 2 4.5.1 半加器和全加器 1. 半加器（H

2、alf Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 011 010 101 000 SBA 表4.5.1 半加器的真值表 C = AB 图4.5.1（b） 3 4.5.1 半加器和全加器 2. 全加器（Full Adder） 全加器的真值表 逻辑表达式 111 011 101 001 110 010 100 11 10 10 01 10 01 01 00000 CiSiCi-1BiAi 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加， 并根据求和结果给出该位的进位信号。 4 4.5.1 4.5.1 半

3、加器和全加器半加器和全加器 2. 全加器（Full Adder） 全加器的真值表 逻辑表达式 逻辑图 采用包围0的方法进行化简得 ： 逻辑图 5 4.5.1 4.5.1 半加器和全加器半加器和全加器 2. 全加器（Full Adder） 全加器的真值表 逻辑表达式 逻辑图 6 4.5.1 4.5.1 半加器和全加器半加器和全加器 3. 由两个半加器构成一个全加器 7 4.5.4.5.2 2 多位数加法器多位数加法器 1.串行进位加法器-采用四个1位全加器组成 如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，任一位

4、的加法 运算必须在低一位的运算完成之后才能进行。 串行进位加法器运算速度不高。 8 4.5.4.5.2 2 多位数加法器多位数加法器 2.快速加法器、超前进位加法器 进位输入是由专门的“进位门”综合所有低位 的加数、被加数及最低位进入输入后来提供。 换言之，该电路能使每位的进位直接由加数和 被加数直接产生，而无需等待与低位的进位信号， 称之为“快速加法器”或”超前进位加法器 ”。 9 4.5.4.5.2 2 多位数加法器多位数加法器 定义两个中间变量Gi和Pi ： Si= Pi Ci-1 Ci= GiPi Ci-1 Gi= AiBi Pi= AiBi 产生变量 传输变量 2.快速加法器、超前进

5、位加法器 10 4.5.4.5.2 2 多位数加法器多位数加法器 进位信号的产生： Si= Pi Ci-1 Ci= GiPi Ci-1 C0= G0+P0 C-1 C1= G1+P1 C0= G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2= G3+P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 11 3. 超前进位集成4位加法器74LS283 逻辑图 4.5.2 4.5.2 多位数加法器多位数加法器 12 3. 超前进位集成4位加法器74LS283

6、74LS283逻辑框图 74LS283引脚图 4.5.2 4.5.2 多位数加法器多位数加法器 13 4. 超前进位加法器74LS283的应用 例1 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 4.5.2 4.5.2 多位数加法器多位数加法器 14 4. 超前进位加法器74LS283的应用 8421码输入 余3码输出 1 10 0 *例2. 用74283构成将8421BCD码转换为余3码的码制转换电路 。 8421码余3码 0000 0001 0010 0011 0100 0101 +0011 +0011 +0011 CO 4.5.2 4.5.

7、2 多位数加法器多位数加法器 15 4.5.4.5.3 3 减法运算减法运算 补码和反码的关系式 : N补=N反+1。 在实际应用中，通常是将减法运算变为加法运算来处理 ，即采用加补码的方法完成减法运算。 1. 反码和补码 这里只讨论数值码，即数码中不包括符号位。 原码 自然二进制码 反码 将原码中的所有0变为1，所有1变为0后的代码。 反码与原码的一般关系式：N反=（2n 1）N原 补码 N补=2n N原 原码：0 0 0 1 0 1 反码：1 1 1 0 1 0 1 1 1 1 1 1 补码：1 1 1 0 1 1 16 4.5.3 4.5.3 减法运算减法运算 用全加器采用加补码完成减法

8、运算 1）AB 0的情况。 1 0 1 0 0 0 0 1 0 0 补码和反码的关系式 : N补=N反+1。 进位反相 借位 2）AB 0的情况。 0 1 1 0 0 借位 1 1 1 0 0 进位反相 0 1 0 1 - 0 0 0 1 0 1 0 0 0 0 0 1 - 0 1 0 1 - 0 1 0 0 结果表明，在AB 0时 ，借位信号为0，所得的差 就是差的原码。 在AB 0时，借位信号为1， 所得的差是差绝对值的补码。 17 4.5.3 4.5.3 减法运算减法运算 减法运算的原理 完成A与B的补码相加 。 完成不同情况的差值处理： 1 0 1 0 0 0 1 1 0 0 借位信号

9、为0时，差值为正数 ， 电路以原码形式输出， 全加器2的输入加0000。 0 1 0 0 + 0 0 0 0 借位信号为1时，差值为负数 ， 需再将求补得差值原码，即求 反加1。 0 0 1 1 + 1 0 1 0 0 AB 0 AB 0 A=0101 B=0001 A=0001 B=0101 18 4.5.3 4.5.3 减法运算减法运算 由加补码完成减法运算的减法器的电路 19 4.5.4 4.5.4 集成算术集成算术/ /逻辑单元（逻辑单元（ ALUALU）举例举例 ALU功能：完成一系列的算术运算和逻辑运算。 选 择 算术/逻辑操作 S2 S1 S0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 清零 B减A A减B A加B AB A+B AB 预置 74LS381功能表 各数据输出端的状态为0 。 数据输出端处于预定的状 态。 根据输入信号S2S0取值的 不同，可对两个数进行六种 算术或逻辑运算。 20