《EDA(二)实验报告》由会员分享，可在线阅读，更多相关《EDA(二)实验报告（23页珍藏版）》请在金锄头文库上搜索。
1、南 京 理 工 大 学EDA(二)实验报告 学号： 姓名： 学院： 指导老师： 时间: 2014年11月30日摘要：本实验通过使用 Quartus软件，并结合数字逻辑电路的知识设计多功能数字钟，可以实现正常的时、分、秒的计数功能，分别由六个数码管显示计时，可以利用开关实现系统的计时保持、清零和校分、校时、校星期的功能。同时，该电路系统还可以完成在5953, 5955, 5957低音报时, 5959高音报时的基本功能。在此基础上，本实验还设计了扩展功能，包括星期计时、校星期以及通过开关与门电路切换到秒表计时的功能。我原本还尝试设计闹钟的功能，但是闹钟的扩展功能还不够完善，目前完成了切换显示部分，
2、但是报时还存在缺陷。在利用 Quartus进行相应的设计、仿真、调试后下载到 SmartSOPC 实验系统上验证设计的正确性。关键词：QuartusII，数字钟，分频，计时显示，保持清零，校分校时校星期，报时，星期计数，秒表Abstract：This experiment is based on Quartus，with the help of knowledge regarding the digital logic circuits and system design,to design a multifunctional digital clock. The basic function
3、 of the multifunctional digital clock is a 24-hour timer, and the exact time can be showed by six led lights. Also we can achieve the functions like time keeping, clearing and time and week adjusting by using the switches. Beyond the basic function, I improved the multifunctional digital clock and i
4、t can beep in low frequency at 5953, 5955, 5957 and in high frequency at 5959. Based on this the basic design,I also design extra functions,including week timer ,week-time adusting and the stopwatch which can be exchanged by using the switchs and several circuits of logic and doors.Also I intended t
5、o design the alarm clock.，but unfortunately，the extra function of alarm clock is not perfect.Currently,I just have finished the functions containing the parts of exchange and display.But the part of beeping still needs improved.All the designing and simulating work are based on Quartus. After all th
6、e work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to test the accuracy of the design. Key words: Quartus, digital clock ，reckon by time and display，time keeping and clearing, time adjusting, chiming, week timer，stopwatch目录一、题目简介5二、设计要求5三、方案论证5四、设计原理61 脉冲发生器62
7、 计数器设计93 计时电路、校正电路124 报时电路155 译码显示器16五、附加功能181 星期功能182 秒表功能183 倒计时器184 开关复用195 切换电路206 选择电路20六、调试仿真和下载21七、实验感想22八、参考文献23一、题目简介 设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。我们设计的电路在原有基础上增加了星期显示，校星期，秒表和60秒倒计时器的功能。二、设计要求1、基本电路1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、
8、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4、 K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；5、 K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6、 K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）2、提高电路1、秒表2、60秒倒计时器1、Kjxq是校星期开关（Kjxq=0正常工作，Kjxq=1校星期）2、Kmb是秒表切换开关（Kmb=1切换到秒表功能）3、Kdj是倒计时器切换开关（Kdj=1切换到倒计时器功能）3、 方案论证多功能数字时钟功能结构：多功能数字计时器是由脉冲发生电路、消颤电路、计时电路、秒表电路
9、、倒计时电路、译码显示电路、报时电路、切换电路、选择电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。数字计时器的基本功能是计时，首先需要振荡时间的脉冲信号。实验可用的振荡频率为48MHZ，通过分频可获得所需频率（1Hz，2Hz，500Hz，1KHz,1MHZz，其中1MHZ是以后实验所要用到的）。设计一个模60计数器，1HZ的脉冲进行秒计数；分位也是模60计数器，通过秒的进位脉冲产生；时位是模24计数器，通过分进位脉冲产生。显示功能通过译码器，根据计时器的信号进行动态显示。校分校时功能通过逻辑门电路控制，通过控制使能端进行计数校分。为实现其可靠性，采用了防
10、抖动开关。保持功能是通过逻辑门控制秒的使能端，使其暂停计时。整点报时功能是通过组合逻辑门实现，当有设定好的高低电平出现时，选通，将设好频率送入蜂鸣器。星期功能由模7计数器构成，16为顺序计时，星期日显示为8，所以这个电路需要两次不同的置数。倒计时器设计模61倒计数器，从60到00计数。秒表设计模100进行秒分位计时，秒位和分位都是模60计数器，通过低位进位脉冲产生。多功能数字时钟总电路图：四、设计原理1、 脉冲发生器（1）2分频电路 2分频电路是由一个D 触发器和一个非门实现，通过将D触发器的与D端连在一起就可从Q端得到2分频信号，如图：仿真波形图如下：2分频电路封装图如下： （2）3分频电路
11、 如图：仿真波形图如下：3分频电路封装图如下：（3）10分频电路 电路图如下：仿真波形图如下：10分频电路封装图如下：(4)1000分频电路1000分频电路可用3个10分频电路串联而成。电路图如下:1000分频电路封装图如下：(5) 脉冲分频总电路根据脉冲发生电路的过程图，我们可以得到分频总电路，如下图所示：脉冲分频总电路封装图如下：2、 计数器设计（1） 模60计数器 74160是8421BCD方式计数，将计数信号送进7447后，可直接驱动数码管显示，不需要经过码转换。时钟要显示十位和个位，所以模60计数器是由两个74160构成，分别作为个位和十位。每当个位计数到1001时，RCD送1，将十
12、位的ENT置位，十位计1，当十位计数到0101，个位计数到1001时（59），此时两个计数器重新从0开始。LDN低有效，在59时，个位QD QA ，十位QC QA为1时与EN通过与非送LDN，计数器置位为0。电路图如下:仿真波形图如下： 电路封装图如下：（2） 模24计数器 原理同模60，个位为0011（3），十位为0010（2）时置数为0，个位QB，QA和十位QB和EN经与非门送入LDN。仿真波形图如下：电路封装图如下：（3） 模8计数器 星期显示是16,8，8表示星期日（在数码管显示时，可以将8 理解为星期日），所以用一个模8循环计数器，利用状态置位法置位，在0110和1000时置的值不同
13、。观察下面的状态图可以发现，在循环圈中存在两个跳跃点，第一个跳跃点为0110，第二个跳跃点为1000，在这两个跳跃点上，计数器将不再按照加1 的规律计数，而需要跳过几个连续的状态，我们可以借助于卡诺图进行求解置数控制信号LD 和预置值输入信号DCBA 的函数表达式。模8计时器电路图如下：仿真波形图如下：电路封装图如下：（4）模100计数器 模100 计数器由两片74160 构成，从0 计数到99 是再置数为0 实现模100的计数。计数器工作在100Hz 频率下作为秒表的分秒位。 模100 计时器电路图如下：仿真波形图如下：电路封装图如下：3、 计时与校正电路（1） 消颤电路由于拨动开关会造成电
14、平抖动，所以可以在原电路图上加入防抖动电路，使得电路更加稳定。为此，利用D触发器锁存实现防颤功能。消颤电路如下：仿真波形图如下： 电路封装图如下：(2) 保持电路 保持电路功能是通过开关K1，用与门和非门实现。将保持开关状态信号经过消颤后做非处理和秒计数位的输入脉冲相与，结果送入秒使能端。K1=0时，电路正常计时，K1=1时，电路保持为当前时间。原理图如下:仿真波形图如下： 电路封装图如下：(3) 清零电路 清零电路是在任何状态下把电路归零，由K0开关实现。把清零开关信号经过消颤经过非门送入时分秒计数器清零端（低有效）。K0=0时电路正常工作，K0=1时，清零。 电路如下图: 仿真波形图如下： 电路封装图如下:(4) 校正电路 校分用Key实现，经过消颤，Key=0，OUT与使能端JF信号相接，由低位进位IN提供,正常计数；Key=1时，Key与vcc相与，通过或门OUT为1，CLK为1HZ，分计数校时。 校正电路图如下：
