计算机组成原理复习.

《计算机组成原理复习.》由会员分享，可在线阅读，更多相关《计算机组成原理复习.（89页珍藏版）》请在金锄头文库上搜索。

1、期末考试题型及分值期末考试题型及分值 1. 1. 选择题（选择题（3030分）分） 2. 2. 填空题（填空题（2020分）分） 3. 3. 简答题（简答题（2020分）分） 4. 4. 计算题（计算题（3030分）分） 第第章章 计算机系统概论计算机系统概论 第第章章 系统总线系统总线 第第章章 存储器存储器 第第章章 输入输出系统输入输出系统 第第章章 计算机的运算方法计算机的运算方法 第第章章 指令系统指令系统 第第章章 CPU CPU 的结构和功能的结构和功能 第第章章 计算机系统概论计算机系统概论 1.1 计算机系统简介 1.4 本书结构 1.3 计算机硬件的主要技术指标 1.2 计

2、算机的基本组成 1.1 1.1 计算机系统简介计算机系统简介 由具有各类特殊功能 的信息（程序）组成 1. 计算机系统 计算机系统 计算机的实体， 如主机、外设等 一、 计算机的软硬件概念 硬件 软件 1.2 1.2 计算机的基本组成计算机的基本组成 1. 计算机由五大部件组成 3. 指令和数据用二进制表示 4. 指令由操作码和地址码组成 6. 以运算器为中心 2. 指令和数据以同等地位存于存储器， 可按地址寻访 5. 存储程序 一、冯诺依曼计算机的特点 5. 存储程序 存储体 大楼 存储单元 存放一串二进制代码 存储字 存储单元中二进制代码的组合 存储字长 存储单元中二进制代码的位数 每个存

3、储单元赋予一个地址号 按地址寻访 存储单元 存储元件 （0/1） 房间 床位（无人/ 有人） (1)存储器的基本组成 1.21.2 MDR 主存储器 存储体 MAR 2.计算机的解题过程 MAR MDR 1.21.2 存储器地址寄存器,反映存储单元的个数 存储器数据寄存器,反映存储字长 (1)存储器的基本组成 (2)控制器的基本组成 取指令 分析指令 执行指令 PC IR CU 取指 执行 PC 存放当前欲执行指令的地址， IR 存放当前欲执行的指令 访存 访存 完成 一条 指令 CU 控制单元 1.3 1.3 计算机硬件的主要技术指标计算机硬件的主要技术指标 1.机器字长 2.运算速度 CP

4、U 一次能处理数据的位数 与 CPU 中的 寄存器位数 有关 = n i =1 fi tiTM吉普森法 主频 每秒执行百万条指令MIPS 执行一条指令所需时钟周期数 CPI 每秒浮点运算次数 FLOPS 221 = 256 KB 2 13 = 1 KB 如 3.存储容量 主存容量 辅存容量 存储单元个数 存储字长 字节数 字节数 80 GB 如 MAR MDR 容量 10 8 16 32 存放二进制信息的总位数 1.31.3 1K = 210 1B = 23b 1GB = 230b 1 K 8位 64 K 32位 第章第章 系统总线系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3

5、总线特性及性能指标 3.4 总线结构 3.5 总线控制 3.1 3.1 总线的基本概念总线的基本概念 一、什么是总线 总线是连接各个部件的信息传输线，是 各个部件共 享的传输介质。 二、总线的特点 在任何时刻，只允许有一个部件向总线发送信息， 而多个部件可以同时从总线上接收相同的信息。 3.2 3.2 总线的分类总线的分类 1.片内总线 2.系统总线 芯片内部 的总线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 3.通信总线 串行通信总线

6、 并行通信总线 传输方式 3.23.2 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、总线特性 尺寸、形状、管脚数 及 排列顺序 传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系 3.33.3 地址 数据 控制 3.3 3.3 总线特性及性能指标总线特性及性能指标 三、总线的性能指标 1. 总线宽度 2. 总线带宽 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标 数据线 的根数 每秒传输的最大字节数（MBps） 同步、不同

7、步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 负载能力 并发、自动、仲裁、逻辑、计数 3.33.3 3.5 3.5 总线控制总线控制 一、总线判优控制 总线判优控制 分布式 集中式 主设备(模块)对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令 1. 基本概念 链式查询 计数器定时查询 独立请求方式 1. 链式查询方式 特点：容易扩充，对电路故障敏感 2. 计数器定时查询方式 特点：优先级可以改变，使用总线机会均 等 3. 独立请求方式 特点：响应速度快，优先次序控制灵活 二、总线通信控制 1. 目的 2. 总线传输周期 主模块申请，总线仲裁决定 主模块向从模块

8、给出地址 和 命令 主模块和从模块 交换数据 主模块 撤消有关信息 申请分配阶段 寻址阶段 传数阶段 结束阶段 解决通信双方 协调配合 问题 3.53.5 由 统一时标 控制数据传送 充分 挖掘 系统 总线每个瞬间 的 潜力 同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式 采用 应答方式 ，没有公共时钟标准 同步、异步结合 3.53.5 第第章章 存存 储储 器器 4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器 4.1 4.1 概概 述述 一、存储器分类 1. 按存储介质分类 (1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4

9、) 光盘存储器 易失TTL 、MOS 磁头、载磁体 硬磁材料、环状元件 激光、磁光材料 非 易 失 (1) 存取时间与物理地址无关（随机访问） 顺序存取存储器 磁带 4.14.1 2. 按存取方式分类 (2) 存取时间与物理地址有关（串行访问） 随机存储器 只读存储器 直接存取存储器 磁盘 在程序的执行过程中 可 读 可 写 在程序的执行过程中 只 读 磁盘、磁带、光盘 高速缓冲存储器（Cache） Flash Memory 存 储 器 主存储器 辅助存储器 MROM PROM EPROM EEPROM RAM ROM 静态 RAM 动态 RAM 3. 按在计算机中的作用分类4.14.1 高

10、低 小 大 快 慢 辅存 寄存器 缓存 主存 磁盘 光盘 磁带 光盘 磁带 速度容量 价格 位 1. 存储器三个主要特性的关系 二、存储器的层次结构 CPU CPU 主机 4.14.1 缓存CPU主存辅存 2. 缓存 主存层次和主存 辅存层次 缓存主存辅存主存 虚拟存储器 10 ns20 ns200 nsms 虚地址 逻辑地址 实地址 物理地址 主存储器 4.14.1 （速度）（容量） 4.2 4.2 主存储器主存储器 一、概述 1. 主存的基本组成 存储体 驱动器 译码器 MAR 控制电路 读 写 电 路 MDR 地址总线 数据总线 读写 2. 主存和 CPU 的联系 MDR MAR CPU

11、主 存 读 数据总线 地址总线 写 4.24.2 设地址线 24 根按 字节 寻址 按 字 寻址若字长为 16 位 按 字 寻址若字长为 32 位 3. 主存中存储单元地址的分配 4.24.2 224 = 16 M 8 M 4 M 寻址范围： (2) 存储速度 4. 主存的技术指标 (1) 存储容量 (3) 存储器的带宽 主存 存放二进制代码的总位数 读出时间 写入时间 存储器的 访问时间 存取时间 存取周期 读周期 写周期 连续两次独立的存储器操作 （读或写）所需的 最小间隔时间 位/秒 4.24.2 芯片容量 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储

12、矩 阵 读 写 电 路 1K4位 16K1位 8K8位 片选线 读/写控制线 地 址 线 数 据 线 地址线（单向）数据线（双向） 104 141 138 4.24.2 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读/写控制线 地 址 线 数 据 线 片选线 读/写控制线（低电平写 高电平读） （允许读） 4.24.2 CSCE WE （允许写）WEOE 存储芯片构成存储器 用 16K 1位 的存储芯片组成 64K 8位 的存储器 32片 4.24.2 （64K 8 ）（ 16K 1）=32片 (1) 动态 RAM 2. 动态

13、 RAM ( DRAM ) 采用电容存储电荷来表示信息，所以必须 刷新才能保持信息。 刷新的周期为2ms (4) 动态 RAM 刷新 集中刷新（ 存在“死区” ） 4.24.2 分散刷新（无 “死区” ） 分散刷新与集中刷新相结合（异步刷新） （ “死区”很短 ） 3. 动态 RAM 和静态 RAM 的比较 DRAMSRAM 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 电容触发器 高低 少多 小大 低高 慢快 有无 主存 缓存 4.24.2 四、只读存储器（ROM） 1. 掩模 ROM ( MROM ) 2. PROM (一次性编程) 4.24.2 3. EPROM (多次性编程 )

14、4. EEPROM (多次性编程 ) 用 1K 4位 存储芯片组成 1K 8位 的存储器？片 五、存储器与 CPU 的连接 1. 存储器容量的扩展 (1) 位扩展（增加存储字长） 10根地址线 8根数据线 D D D 0 4 7 9 A A 0 21142114 CS WE 4.24.2 2片 (2) 字扩展（增加存储字的数量） 用 1K 8位 存储芯片组成 2K 8位 的存储器 11根地址线 8根数据线 4.24.2 ？片2片 1K 8位1K 8位 D7 D0 WE A1 A0 A9 CS0 A10 1 CS1 (3) 字、位扩展 用 1K 4位 存储芯片组成 4K 8位 的存储器 8根数据

15、线 12根地址线 WE A8 A9 A0 . D7 D0 A11 A10 CS0CS1CS2CS3 片选 译码 4.24.2 1K41K41K41K41K41K41K41K4 ？片8片 2. 存储器与 CPU 的连接 (1) 地址线的连接 (2) 数据线的连接 (3) 读/写命令线的连接 (4) 片选线的连接 (5) 合理选择存储芯片 (6) 其他 时序、负载 4.24.2 l地址线的连接：CPU的地址线数一般比 存储芯片的地址线数要多，通常将CPU 地址线的低位与存储芯片的地址线相连 ，而高位可作存储芯片扩充用或者其他 如片选信号等。 l数据线的连接：CPU的数据线数与存储 芯片的数据线数不一定相等，必须对存 储芯片进行位扩展。保证其数据位数与 CPU的数据线数相等 l读写控制线的连接：CPU读写控制线与存 储芯片读写控制线可以直接相连，高电 平为读,低电平为“写”。 l片选线的连接：一般与CPU访存控制和 CPU地址线有关，用CPU的高地址和访存 控制信号共同产生存储器的片选信号。 这是由译码器来完成。 l合理选择存储芯片：通常选用ROM存放系 统程序和常量等，RAM存放用户程序。 六、存储器的校验 1.汉明码是具有一位纠错能力的编码 4.24.2 2 . 汉明码的组成 3. 汉明码的纠错过程 七、提高访存速度的措施 采用高速器件 调整主存结构 采用层次