《在Altera MAX系列中实现串行外设接口主器件》由会员分享，可在线阅读，更多相关《在Altera MAX系列中实现串行外设接口主器件（4页珍藏版）》请在金锄头文库上搜索。
1、在在 Altera MAX 系列中实现串行外设接口主器件系列中实现串行外设接口主器件 2014.09.22 AN-485订阅订阅反馈反馈 串行外设接口 (SPI) 是一种 4 线制串行通信接口。 SPI 是一种广泛应用于嵌入式系统的行业标准协 议，可实现微处理器与诸如传感器、存储器芯片、移位寄存器、端口扩展器、显示驱动器、数据 转换器、打印机、数据存储器件和多媒体卡等各种器件进行交互。 此接口标准有几大优点： 引脚数量少，布线简单 全双工通信，可实现更高的吞吐量（与诸如 I2C 等其他协议相比，可实现更快的通信） 无需寻址；因此减少了开销 诸如数字音频、数字信号处理和电信通道等应用需要高速数据
2、流。 Altera MAX II、MAX V 和 MAX 10 器件具有功耗低、速度快的特性，适合主机外部的 SPI 主器件。 这篇应用笔记详细说明 了 SPI 主器件在 MAX II、MAX V 和 MAX 10 器件中的实现。 微处理器用来控制该主器件，您可 以使用该主器件来选择一个从器件以便从该从器件读取数据以及向该从器件写入数据。 相关链接相关链接 采用采用 Altera 器件在便携式系统中实现电源管理器件在便携式系统中实现电源管理 提供有关采用 Altera 器件在便携式系统中实现电源管理的更多信息 MAX II 器件设计指南器件设计指南 提供有关 MAX II 器件设计指南的更多信
3、息 MAX II 设计实例设计实例 提供与这篇应用笔记 (AN-485) 对应的 MAX II 设计文件 MAX 10 设计实例设计实例 提供与这篇应用笔记 (AN-485) 对应的 MAX 10 设计文件 在在 Altera 器件中使用器件中使用 SPI 主器件主器件 图图 1: 采用所支持的采用所支持的 Altera 器件实现器件实现 SPI 主器件主器件 下图显示了主机接口和 SPI 从器件接口。 主机处理器通过信号控制 CPLD。 CS Address 1:0 Data Bus 7:0 RD WR CLK SCLK MOSI MISO SS SS SS Host Processor S
4、PI Master SPI Slave SPI Slave SPI Slave 0 1. . . 7 2014 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countri
5、es. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at Altera warrants performance of its semiconductor products to current specifications in accordance with Alteras standard warranty, but reserves the right to make change
6、s to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the lates
7、t version of device specifications before relying on any published information and before placing orders for products or services. ISO 9001:2008 Registered 101 Innovation Drive, San Jose, CA 95134 SPI 接口接口 该器件在与从器件通信时使用： 一个数据输出端口 (MOSI) 一个数据输入端口 (MISO) 时钟 (SCLK) 从器件选择信号 (SS) 表表 1: SPI 接口引脚说明接口引脚说明 下
8、表列出了该接口的引脚详细信息。 信号信号用途用途说明说明 MOSI主器件输出从器件 输入 主器件的输出数据发往从器件的输入。 MISO主器件输入从器件 输出 主器件的输入数据发往从器件的输出。 SCLKSPI 时钟由主器件驱动的时钟发往从器件。 同步数据位。 SS从器件选择选择信号（有效低电平）由主器件驱动并发往各个从器件。 SS 信号选择 SPI 主器件需要与之通信的器件（目标从器件）。 可 将最多 8 个器件连接到 SPI 主器件。 注意注意: SPI 时钟 = 主机时钟 / (CLK DIV + 2)。 主机接口主机接口 主机通过使 CS 信号保持在高电平来选择 SPI 主器件。 当 C
9、S 为高电平时，地址总线位决定主机指 向的 SPI 寄存器。 主机通过使 RD 保持在高电平来读取特定的寄存器，并通过使 WR 保持在高电平 来写入寄存器。 在完成 SPI 字传输之后，状态寄存器中的中断标志的电平将走高。 主机频繁地监 测状态寄存器。 表表 2: 主机接口引脚说明主机接口引脚说明 下表列出了主机处理器接口信号。 这些信号形成该器件（SPI 主器件）的主机接口。 信号信号说明说明 芯片选择 (CS)当此信号处于高电平时，主机至 SPI 主器件接口处于启用状态。 地址总线 (address 1:0) 一个 2 位地址总线，用于选择 SPI 主器件具有相应地址的寄存器。 数据总线
10、(data bus 7:0) 一个 8 位双向数据总线，用于将主机连接到 SPI 主器件。 读 (RD)当此信号处于高电平时，主机读取地址总线上正在发送的地址对应的 SPI 寄存器。 写 (WR)当此信号处于高电平时，主机向地址总线上正在发送的地址对应的 SPI 寄存器执行写操作。 2 SPI 接口 AN-485 2014.09.22 Altera 公司在 Altera MAX 系列中实现串行外设接口主器件 反馈反馈 信号信号说明说明 时钟 (CLK)主机时钟信号。 表表 3: SPI 地址地址 下表列出了 SPI 寄存器。 地址地址寄存器寄存器宽度（位）宽度（位） 00控制寄存器8 01状态
11、寄存器8 10发送寄存器8 11接收寄存器8 图图 2: 控制和状态寄存器映射控制和状态寄存器映射 下图显示了控制寄存器映射和状态寄存器映射。 CLK DIVCLK DIVCLK DIVCPHACPOLSSSSSS 01234567 INTXXXXXXX 01234567 Control Register Map Status Register Map 当检测到中断时，主机将读取接收缓冲器，在需要时写入一个新的命令字，并更新发送缓冲器。 当发送缓冲器更新时，将对状态寄存器中的中断标志进行复位并发送一个新的 SPI 字。 接收缓冲 器由在该 SPI 字中接收到的数据进行更新，并且在该字的结尾再次
12、生成一个中断。 SPI 从器件选 择、时钟极性、时钟相位和 SPI 时钟频率可通过控制寄存器设置进行控制。 图图 3: 典型的典型的 SPI 时序特征时序特征 下图显示了典型的 SPI 时序特征。 MOSI CYCLE # MISO CPHA = 0 SCLK CPOL = 0 CPOL = 1 SS MOSI CYCLE # MISO CPHA = 1 01234567 01234567 01234567 Z Z 01234567 01234567 01234567 Z Z Z Z Z Z Z 实现实现 可使用 MAX II、MAX V 和 MAX 10 器件实现这些设计。 所提供的设计源代
13、码分别针对 MAX II (EPM240) 和 MAX 10 (10M08)。 这些设计源代码已进行编译，可以直接编程到 MAX 器件。 AN-485 2014.09.22 实现3 在在 Altera MAX 系列中实现串行外设接口主器件系列中实现串行外设接口主器件 Altera 公司公司 反馈反馈 源代码源代码 这些设计采用了 Verilog 来实现。 版权声明版权声明 适合于 Altera MAX 10 FPGA 的设计实例的提供者为： Orchid Technologies Engineering and Consulting, Inc. Maynard, Massachusetts 01754 电话： 978-461-2000 网站： www.orchid- 电子邮件： infoorchid- 文档修订历史文档修订历史 表表 4: 文档修订历史文档修订历史 日期日期版本版本更改内容更改内容 2014 年 9 月2014.09.22增加了 MAX 10 信息。 2007 年 12 月v1.0初始版本。 4源代码 AN-485 2014.09.22 Altera 公司在 Altera MAX 系列中实现串行外设接口主器件 反馈反馈
