《数电1-3章习题解答.》由会员分享，可在线阅读，更多相关《数电1-3章习题解答.（30页珍藏版）》请在金锄头文库上搜索。
1、1 第 1 章 习题解答 1.1 把下列二进制数转换成十进制数 10010110；11010100；0101001；10110.111；101101.101；0.01101 。 解解 直接用多项式法转换成十进制数 (10010110)B = (12 7+124 + 122 +121)D = (150)D=150 (11010100)B = 212 (0101001)B = 41 (10110.111)B = 22.875 (101101.101)B = 45.625 (0.01101)B = 0.40625 1.2 把下列十进制数转换为二进制数 19； 64； 105； 1989； 89.12
2、5； 0.625。 解解 直接用基数乘除法 19 = (10011)B 64 = (1000000)B 105 = (1101001)B 1989 = (11111000101)B 89.125 = (1011001.001)B 0.625 = (0.101)B 1.3 把下列十进制数转换为十六进制数 125； 625； 145.6875； 0.5625。 解解 直接用基数乘除法 125 = (7D)H 625 = (271)H 145.6875= (91.B)H 0.56255=(0.9003)H 1.4 把下列十六进制数转换为二进制数 4F； AB； 8D0； 9CE。 解解 每位十六进制
3、数直接用 4 位二进制数展开 (4F)H= (1001111)B 2 19 余数 2 9 1 d0 2 4 1 d1 2 2 0 d2 2 1 0 d3 2 0 1 d4 图题 1.2 基数除法过程图 2 (AB)H= (10101011)B (8D0)H= (100011010000)B (9CE)H= (100111001110)B 1.5 写出下列十进制数的 8421BCD 码 9； 24； 89； 365。 解解 写出各十进制数的 8421BCD 码为 1001 0010 0100 1000 1001 0011 0110 0101 1.6 在下列逻辑运算中，哪个或哪些是正确的？并证明之
4、。 若 A+B =A+C，则 B=C； 若 1+A = B，则 A+AB = B； 若 1+A =A，则； 若 XY=YZ，则 X = Z。BABAA 解解 若 A+B =A+C，则 B=C 运算错误。可用反证法证明 设 A=1、B=1、C=0，有 A+B =A+C，但 B C。 若 1+A = B，则 A+AB = B 运算错误。 若 1+A = B，则 B = 1，而 A+AB =A(1+B) = A 1。 若 1+A =A，则运算正确。BABAA 若 1+A = A，则 A = 1，而=1。BABAA 若 XY=YZ，则 X = Z 运算错误。可用反证法证明 若 XY=YZ，设 X=1、
5、Y=0、Z=0，有 XY=YZ，但 X Z。 1.7 证明下列恒等式成立 ；()()ABCAB AC ；)(BABABABA ； ()ABC BABCABCABC 。)()()(DCCADBABADBC 证明证明 方法 1 列真值表如表题 1.7 所示，可以证明成)(CABABCA 立。 方法 2 用公式法证明 BCACABACABA)( BCA BABABABA)( BCABBCAB)( BCABABCBCACAB 表题 1.7 真值表 A B CA+BC(A+B)(A+C) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 1
6、1 1 1 0 0 0 0 1 1 1 1 3 DCDBCABAADBC DCDBCABADCCADBAB)()()( 1.8 求下列逻辑函数的反函数 ； ；BABAL 1 DBCADBL 2 ； 。ABBCACL 3 )( 4 CBABAL 解解 1 LABAB 2 ()()LACBDAC BDA =。一般再写成与或式，如何简便写出最简与或式？)()( 3 BACBCAL 4 LABABC 1.9 写出表题 1.9 真值表描述的逻辑函数的表达式，并画出实现该逻辑函数的逻辑 图。 解(a) ABCCBABCAL CBA)( (b) ABCCABCBAL )(CBA 表题 1.9 (a) A B
7、 CL 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 0 1 表题 1.9 (b) A B C L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 1 A B C L (a) 1 B C A L (b) 图题 1.9 电路图 4 1.10 写出图题 1.10 所示逻辑电路的表达式，并列出该电路的真值表。 解解 (a) (b) LABAAB LABA ABB 1.11 某逻辑电路的输入逻辑变量为 A、B、C。当输 入中 1 的个数多于 0 的个
8、数时，输出就为 1。列出该电路 的真值表，写出输出表达式。 解解 先列出真值表如表解 1.11 所示，写出输出表达 式 LABCABCABCABC 1.12 一个对四个逻辑变量进行判断的逻辑电路。当四变量中有奇数个 1 出现时， 输出为 1；其它情况，输出为 0。列出该电路的真值表，写出输出表达式。 解解 先列出真值表如表解 1.12 所示，写出输出表达式 DABCDCABCDBADCBA BCDADCBADCBADCBAL 1.13 用代数法将下列逻辑函数式化为最简与-或 式 ； LA BABAB ；LABCABC ；CBACBACBACBAL)()( 表解 1.11 A B CL 0 0
9、0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 表解 1.12 A B C DL 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 表解 1.10 (a) A B L 0 0 0 1 1 0 1 1 0 0 0 1 表解 1.10 (b) A B L 0 0
10、 0 1 1 0 1 1 0 1 1 0 (b) 1FAA (2) F 的波形如图解 2.11 所示。 2.12 74 系列与非门输出低电平时，最大允许的灌电流 IOLmax=16mA，输出为高电 平时的最大允许输出电流 IOHmax=，测得某个门的输入低电平电流 IIL=0.8mA，400A 输入高电平电流 IIH=，此种与非门的扇出为多少？ 1.5A 解解 OLmaxOHmax LH ILIH min,min, II NNN II 16 400 min,min10,1010 1.640 注意：式中 IIL和 IIH应取该参数的最大值，而不能用实测值。 1 A A 14 USE IEEE.s
11、td_logic_1164.ALL; ENTITY and_or_not IS PORT( a, b, c, d：IN STD_LOGIC; z：OUT STD_LOGIC ); END and_or_not； ARCHITECTURE behave OF and_or_not IS z B=IA=B=1、IAB IA=B IAB YAB (a) 图解 3.15 A2 Y0 A1 Y1 A0 Y2 Y3 Y4 STA Y5 STB Y6 STC Y7 C B A up_down : IN BIT; ld : IN BIT; D : IN INTEGER RANGE 0 TO 255; Q: O
12、UT INTEGER RANGE 0 TO 255 ); END counter; ARCHITECTURE a OF counter IS BEGIN PROCESS (clk) VARIABLE cnt: INTEGER RANGE 0 TO 255; VARIABLE direction : INTEGER; BEGIN IF (up_down = 1) THEN direction := 1; ELSE direction := -1; END IF; IF (clkEVENT AND clk = 1) THEN IF ld = 0 THEN cnt := d; ELSE cnt :=
13、 cnt + direction; END IF; END IF; Q = cnt; END PROCESS; END a; 解解 这部分 VHDL 程序结构体是行为描述，实现了 3.23 分析下面的 VHDL 程序，说明电路的功能并画出逻辑电路图。 27 LIBRARY ieee； USE ieee.std_logic_1164.all； ENTITY alarm IS PORT( smoke, door, water：IN STA_LOGIC； alarm_en ：IN STA_LOGIC； fire_alarm, burg_alarm, water_alarm：OUT STA_LOGIC
14、 )； END alarm ； ARCHITECTURE alarm_arc OF alarm IS SIGNAL i1, i2, i3：BIT； COMPONENT nor2 PORT（x，y：in Bit；z：OUT BIT）； END COMPONENT; COMPONENT INV PORT（X：IN BIT；z：OUT BIT）； END COMPONENT; BEGIN U0：INV PORT MAP (water，I1)； U1：INV PORT MAP (smoke，I2)； U2：INV PORT MAP (door，I3)； U3：NOR2 PORT MAP (i1，alarm_en，water_alarm)； U4：NOR2 PORT MAP (i2，alarm_en，smoke_alarm)； U5：NOR2 PORT MAP (i3，alarm_en，burg_alarm)； END alarm_arc； 解解 这部分 VHDL 程序实现了房间内的水，烟，房门的报警功能。以水为例，设 水溢出的状态为“1”，若 alarm_en 处于低电平使能状态，则或门 U3 输出的为高电平， 为水溢出报
