USB2.0电气特性

《USB2.0电气特性》由会员分享，可在线阅读，更多相关《USB2.0电气特性（67页珍藏版）》请在金锄头文库上搜索。

1、USB2.0中文翻译文档(1) 注(1)：本翻译文档只包括第7章有关USB电气特性的内容。 本文是我逐字逐句翻译的，献给USB2.0协议硬件方面的初学者或者不喜欢看英文文档的人们。 免骂（责）和其它声明： 1、我已尽我可能将英语按照意译的方式进行翻译，但是由于本篇篇幅巨大，难免有些地方照顾不到，因此，有些地方看起来就会像是在看英语一样，感觉有些拗口，希望看到这些地方的时候请您不要骂我，就算是在心里面的也不要。 2、还有，基于某些地方，本人对协议的理解不够，还有某些地方我觉得外国人也写的很不畅，所以翻译过来也似乎感觉好像那里也会有问题，这种地方若被您发现，请您也不要骂我，同前面。 3、如您看到有

2、疑问的地方，还望您多方交流，确定其正确意义。如有心将正确的意义通知于在下，在下将感激不尽。 4、版权所有，未经允许不得转载及作其他用途。本人亦不承担因该文档引起的纠纷所连带的任何责任。 5、希望不会误人子弟。 李文荣 liwr_ 2008-7-21 PDF 文件使用 pdfFactory Pro 试用版本创建 第7章：电气特性 这章内容阐述了USB的电气特性。它包含了信号处理，功率分配和物理层规范。这篇文章并不是专注于规范一致。这是产品设计者的责任，即保证他们自己的设计能和所有的应用的规范要求相一致。 USB 2.0规格书要求集线器（hubs）需要支持高速模式，USB 2.0设备则没有这个要求

3、。一个高速的上行收发器（upstream facing transceiver）不能支持低速信号传输模式。而USB 2.0下行收发器则必须支持高速、全速和低速模式。 为了保证高速数据速率时的可靠操作，要求所用的电缆需要符合所有当前电缆的规格。 在这章里，有很多的参考涉及到“Js”和“Ks”，或者是“1s”和“0s”。在每一个例子中，最左边的符号表示传输/发射最先,最右边的表示传输/发射最后。 7.1 信号传输 下面的一些章节阐述了USB的信号传输规范。 高速信号传输概况 高速USB的连接，是通过符合所有当前的USB电缆规范的屏蔽双绞线进行的。 图7-1. 高速收发器电路的例子 PDF 文件使用

4、 pdfFactory Pro 试用版本创建 图7-1描述了一个例子，其主要利用了USB 1.1的收发器单元，并且添加了高速操作所要求的一些新的元件。 高速模式支持信号处理高达480 MB/s。为了能在该速率下执行可靠的操作，USB连接电缆必须让它每条线上的任一端分别用一个电阻端接到地。该电阻的标称值（任意一条线上）通常为电缆的特性差分阻抗的1/2，或45欧姆。这样就提供了一个90欧姆的差分端接。 对于高速模式的连接操作，高速空闲状态发生在，当电缆（已提供到地的高速差分端接）任一端上的收发器，都没有驱动信号传输电流到D+或者D-线上。在严格控制驱动固有输出阻抗和Rs电阻（典型为45欧姆）的总组

5、合的情况下，这个状态通过使低/全速驱动器发出一个单端零信号完成。我们推荐驱动固有输出阻抗越低越好，而Rs阻抗则尽可能的接近45欧姆。这通常能构成一个带最小寄生负载的最精确端接。 为了能在高速模式下传输，收发器会激励它内部的正供给电压产生的电流源输出电流，并且通过一个高速电流控制开关，引导电流流向两根数据线之间的一根。 输入到D+或D-线上电流的动态转换，跟随相同的用于低/全速操作以及在位填充器（bit stuffing behavior）中的 NRZI数据编码模式。如果要发出一个J 信号，电流流向D+线上，而如果要发出一个K信号，电流则流向D-线上。同步场（the SYNC field）和EO

6、P分隔符为高速模式作了修正。 电流源的电流幅度和终端负载电阻值控制着指定容错度（specified tolerances），同时也决定了实际的驱动电压值。在接有负载的测试条件下，从 D+或D-到器件的地之间的直流电阻必须为45欧姆10，在这个条件下（即D+和D-都是被精确的45欧姆端接到地），线上的差分输出电压（无论在J还是K状态下）必须是400mv10。 线上的差分电压主要是用以满足以下三个目的： 电缆接收端的差分接收器接收差分信号数据。 电缆接收端的差分包络检波器决定连接何时是处在静噪状态(Squelch state)。接收器用静噪检测电路检测在它的连接器上的信号是否是无效的。 在下行网络

7、集线器(hub)的接收器的情况下，差分包络检波器检测在它的连接器上的信号，是否是处于高速状态。一个下行收发器(downstream facing transceiver)在高速模式操作的情况下，当它在传输一个 SOF包时，（在7.1.7.3节已阐述），需要在某个特定的时间点去检测这个状态。这是用来检测器件断开的。没有远端端接时，当高速的J或K连续周期性地驱动，会造成两个收发器间的电缆和板内连线之间存在过度的来回延迟，差分电压将会是两倍大（相比于当高速设备存在的情况下）。 USB 2.0要求下行收发器必须能工作在低速、全速和高速信号处理模式。上行高速收发 器不能工作在低速信号处理模式，但是必须能

8、工作在全速信号处理模式。因此，高速设备不需要在D-上接一个1.5k欧姆的上拉电阻，当高速收发器连到集线器上时，也不会在低速操作模式下工作。 以图7-1为例，表7-1阐述了一个高速收发器所要求的功能单元。 表7-1. 图7-1为例的功能单元描述 单元 描述 低/全速驱动器 低/全速驱动器用作低速和全速传输。除一种情况外，它需要满足USB1.1协议里所有对于低速和高速操作的规定。该例外情况是，在高速收发器上，每一个输出阻抗（已包含Rs在内），必须为45欧姆10。高速操作的线端接通过驱动器驱动D+和D-到地来建立。（这等 效 于在全速或低速模式下驱动一个SE0信号。）基于以上描述的输出阻抗要求，它能

9、在每根线到地之间提供一个很好控制的高速端接，等效于一个90欧姆的差分端接。 PDF 文件使用 pdfFactory Pro 试用版本创建 低/全速差分接收器 低/全速差分接收器用来接收低/全速数据。 单端接收器 单端接收器用来处理低/全速数据（传输）。 高速电流驱动器 高速电流驱动器用来处理高速数据传输。源自一个正电压供应的电流源，通过转换流到 D+或 D-上，以各自产生J 或K信号。电流源的标称值为17.78 mA，当该电流流到每一个末端且带有45欧姆端接到地的数据线上时，标称高电平（VHSOH）为400 mV。标称差分高速电压（D+D-）在j状态为400 mV，k状态为-400 mV。 自

10、包内的第一个信号开始，电流源就必须和 7.1.2.2章节里规定的发射眼图模式相一致。达到这个要求的一种方法是，在收发器处于高速模式时，让这个电流源连续不停地工作。但假如使用这个方法，在收发器不进行传输时，电流也可直接流向端口地上去（图 7-1 设计的例子显示了控制线 HS_Current_Source_Enable 打开电流，另一条控制线HS_Drive_Enable 使电流流向数据线。）这种方法不妥之处在于，这个17.78 mA的固定电流总是在系统中的收发器上存在（被消耗）。 优先 选用的设计是，在收发器不进行发射时，完全地关闭这个电流源。 高速差分数据接收器 高速差分数据接收器用作高速数据

11、的接收，它让收发器设计者去选择到底是如图 7-1 所示的综合分离的高速和低/全速驱动器，还是在单一一个驱动器内组合所有的功能。 传输（或发射）包络检波器 当某个接收器的输入差分信号幅值落在静噪门限之下时，这个包络检波器用来指示该数据无效。当信号下降到100 mV的差分幅值以下时，它必须指示输出静噪电平，而当信号超过150 mV的差分幅值时，它又必须指示出信号不在静噪电平范围内。这个检波器的响应时间必须足够快，以允许接收器在 12bit 时间内检测到信号传输，完成 DLL 加锁，以及检测到同步场的结束阶段，接收器必须能保证观测到最少数目的同步位。该包络检波器还必须综合一个滤波机制，阻止在接收器眼

12、图规格中允许的最长差分数据转换时指示静噪， 断开包络检波器 该包络检波器在下行端口中用来检测线上的高速断开状态（VHSDSC）。当下行驱动器的连接器上的差分信号的幅值625mv 时，必须指示为断开状态。而当信号幅值525mv 时，则不能指示断开。该检波器的输出在传输高速SOF EOP之间的某个特定的时刻采样，如7.1.7.3节描述。 上拉电阻（RPU） 该电阻仅要求在上行收发器上使用，用来指示信号传输速率。高速设备一开始是当作全速设备识别的，并且必须转到高速模式上来，正如该规格书所阐述的那样。当工作在高速模式时，1.5k 欧姆电阻必须从电路上移开。在图7-1当中，RPU _Enable控制线用

13、作该目的（移开1.5k欧姆电阻）。实际优先使用的是，即使上拉电阻绝不允许连在上行高速收发器的D-上，但设备可通过匹配转换连接在到 D+和 D-上，这样可保持线间寄生负载平衡。当连接上时，该上拉电阻必须符合全速操作的所有规定。 下拉电阻（RPD） 这些电阻仅要求在下行收发器上使用，且必须和低速及全速操作的相同规定相一致。 7.1.1 USB 驱动器特性 USB使用差分输出驱动器驱动USB数据信号到USB电缆上。 PDF 文件使用 pdfFactory Pro 试用版本创建 对低速和全速操作，如列表7-7，在接有1.5k欧姆负载电阻上拉到3.6V时，驱动器输出为低时，输出电平必须低于VOL=0.3

14、V；在接有1.5k欧姆负载电阻下拉到地时，驱动器输出为高时，输出电平必须高于VOH=2.8V。全速驱动器则有更多严格的要求，如7.1.1.1所述。在差分高电平和低电平之间的输出必须非常地均衡，使信号偏移最小化。驱动器控制着斜率（上升或下降），使得辐射和串扰能够达到最小的程度。驱动器的输出还必须是三态输出，用以满足双向半双工操作。 低速和全速USB驱动器不能“有意的”在总线上产生SE1。SE1是一个状态，表示D+和D-线都处在高于VOSE10.8V的电压。 高速驱动器使用真正的差分信号电平，见7.1.1.3所述。 在任何驱动状态，USB 端口都必须能够持续的处在如图 7-2 所示的波形。这些波形

15、是输出阻抗为39欧姆的电压源直接输出到每一个USB数据引脚上时的样子。源端的开路电压如图7-2所示，它是基于预期最坏的过冲和下冲而得到的。 图7-2. USB信号传输的最小输入波形 耐短路 USB收发器要求能经得起D+和/或D-对 VBUS,GND,其它的数据线，或者连接器处的电缆屏蔽部分短路情况，并且处在这种情况下能够持续至少24小时，且恢复以后不会导致性能降低。推荐收发器如此设计以确保能经受住不确定的短路情况。并且当设备正在处于传输或接收中间阶段时，如果此时出现短路情况，要保证设备能够不被打坏（在所有支持的速率）。传输阶段由一个对称的，在高低电平之间转换的信号组成。这个要求必须符合最大的

16、VBUS值（5.25V） 推荐AC及短路可用来认证设备的长期可靠性评估。 7.1.1.1 全速（12Mb/s）驱动器特性 全速USB连接是通过一根差分特性阻抗（Z0）为90欧姆15、共模阻抗（ZCM）为30欧姆30，并且单向最大延时为26ns（TFSCBL）的屏蔽双绞线完成的。当全速驱动器不属于高速收发器中的一部分时，每个驱动器阻抗（ZDRV）必须在28欧姆到44欧姆之间。也即，在图 7-4中的灰色区域当中。当全速驱动器作为高速收发器的一部分时，每个驱动器的阻抗（ZHSDRV）必须为40.5欧姆到49.5欧姆之间，也即，在图7-5中的灰色区域之中。 对于一个CMOS器件，典型的驱动器阻抗通过远小于该电阻的CMOS驱动器阻抗及分立串联电阻弥