《小型数字控制系统class2016-1.》由会员分享，可在线阅读，更多相关《小型数字控制系统class2016-1.（55页珍藏版）》请在金锄头文库上搜索。
1、小型数字控制系统小型数字控制系统 的设计与实现的设计与实现 20132013级数字系统课程设计级数字系统课程设计 目的目的 巩固所学数字电路知识 学习数字系统设计方法 用中小规模集成电路设计、安装、调试一 个小型数字控制系统 使用MULTISIM对所设计系统进行仿真 掌握数字系统的调试方法：应该学会用示 波器来进行测试。 数字模块与数字系统数字模块与数字系统 数字模块：我们学过的有多路选择器、译 码器、计数器、移位寄存器、状态机等 一个数字系统可看成由若干数字模块组成 设计时先将系统分解为若干个子系统（模 块），每个子系统完成某一功能 设计每个子系统 由子系统构成整个系统 仿真、安装、调试时可
2、逐个模块进行，再 将它们连接起来进行调试 题目题目 交通灯控制器 数字钟 并串-串并转换器 交通灯控制器 主 辅 传感器传感器 交通灯控制器 控制电路 驱动电路 红绿灯 时间显示 手动控制 交通灯控制器 TimerController Counter To be designed Finite State Machine (FSM) Control Status 交通灯控制器状态图 TY S3: 10 S1: 01 S0: 00 S2: 11 TL*VS TS*VS TYTY TS+VSTY TL+VS MG BR MY BR MR BG MR BY TL：主路绿时间 VS：支路传感器 TS：
3、支路绿时间 TY：黄灯亮时间 时间信号来自定时器 交通灯控制器状态图 TY S3: 10 S1: 01 S0: 00 S2: 11 TL*VS TS*VS TYTY TS+VSTY TL+VS MG BR MY BR MR BG MR BY Q0n+1= Q1Q0 Q1Q0 TLVS+Q1Q01+Q1Q0TSVS+Q1Q00 MUX Q1TLVS+Q1Q0+Q0TSVS= GATES Which is simpler? Q1n+1= 74LS153 交通灯控制器框图 Decoder Controller Timer TLTSTY CNT LD Q1Q0 VS Lamps CLK Count D
4、own 74LS163 Inverting Decoder with 48 or 248 Display 1 or 2 BCD BCD-7Seg Decoder 7 Seg. Display Preload Designing the TimerDesigning the Timer The timer is to be implemented with one chip 74LS163 LD, P,T P,T as CNT CNT=RCOVS LD=RCO 4 BIT COUNTER CLKLDCNT TLTSTY To be loaded numbers? ad Designing the
5、 TimerDesigning the Timer TL=16SEC, TS=12SEC, TY=3SEC To be loaded numbers: d=S01+S10+S21+S30 c=S01+S11+S21+S30 b=S00+S10+S20+S30=0 a=S01+S10+S21+S30=d Q1 Q0Duration of next stated c b a S0 0 0TY 0 0 1 1 1 1 0 1 S1 0 1TS 1 1 0 0 0 1 0 0 S2 1 1TY 0 0 1 1 1 1 0 1 S3 1 0TL 1 0 0 0 0 0 0 0 0 With 1 chip
6、 153 Designing the TimerDesigning the Timer What are the TL, TS, TY? RCO! Count Down DisplayCount Down Display 163 counts up Display should count down! Convert the QDQCQBQA! Decode with 74LS248 or 74LS48 163 output binary How to display in BCD? Display 1 BCD or 2 BCD? 交通灯控制器 振荡器 Clock 555 交通灯控制器 自己设
7、计，要求用555、双D触发器74LS74 、双4-1多路选择器74LS153、计数器 74LS163及其它门电路实现 要求： 自动循环； 时间为16、3、12、3秒 ； VS参与控制 倒计时显示 仿真 设计完成后，用EDA软件仿真，如 MULTISIM 交通灯控制器器件 NE555 X 1（用以产生1Hz的时钟信号） 74LS00 X 2，74LS 04 X 1，74LS 08 X 3 ，74LS 32 X 1，74LS 74 X 1，74LS153 X 2，74LS 163 X 1，74LS248 X1 LED X 6 7段显示器 X 1 or 2 阻、容若干 数字钟的研制数字钟的研制 基本
8、设计要求：显示时、分、秒，校时电 路（需要用到防抖开关），整点报时电路 附加功能：如秒表(要求用一个开关控制清 零、计时、停止)，定时（闹钟）等 可自拟其它功能 只完成基本功能，最高得良 数字钟的研制数字钟的研制 数字钟电路 显示器 校时开关 蜂 鸣 器 主要 电路 输入输出电路 数字钟的研制数字钟的研制 振荡器分频器计数器 译码器 显示器 音频控 制逻辑 音频驱 动器 扬 声 器 校时电路 数字钟的研制数字钟的研制 译码器译码器译码器译码器译码器译码器 计数器 SecL 计数器 SecH 计数器 MinL 计数器 MinH 计数器 HourL 计数器 HourH 振荡器 4 校分L校时L校分
9、H校时H 分频器 100KHz 1Hz BCD码 计数器 数字钟的振荡器数字钟的振荡器 100K 240p 输出 晶体振荡器 100KHz 数字钟的分频器与计数器数字钟的分频器与计数器 采用CD4518双BCD计数器，应采用下降沿 触发方式 3 4 5 6 CD4518 1 2 7 11 12 13 14 CD4518 9 10 15 Q1 Q2 Q3 Q4Q1 Q2 Q3 Q4 CP EN CrCP EN Cr CD4518的功能表 CPENCr功能 10BCD加法计数 00BCD加法计数 0保持 0保持 00保持 10保持 1异步清零 如果要正确计 数， 应该用上升沿 ？ 还是下降沿？ 数
10、字钟的校时数字钟的校时 采用基本RS锁存器组成的防抖动开关，否 则无法准确校时 只要求校到分钟 高低位可分别校准，也可只用两个开关分 别校准时、分 校准时可按一下开关加1，也可按住开关后 连续加1(速率为1Hz或2Hz均可) 数字钟的整点报时数字钟的整点报时 象广播电台那样 两种频率 每个小时的最后10秒开始报时，单数秒响一秒 ，偶数秒停 前4响为500Hz，最后一响为1000Hz 500Hz、1000Hz音频由分频器直接引出 音响用Buzzer 需要设计的只是驱动逻辑：59分50秒时音频通 过，用秒的个位控制哪个音频通过及响与不响 报时电路 1KHz 500Hz 59 50 秒个位 数字钟的
11、译码与显示数字钟的译码与显示 利用逻辑实验箱中的译码器和7段显示器 只要将BCD码接到译码器输入端即可 数字钟的器件数字钟的器件 CD4518(双模十计数器) X 6 CD4011（四-2输入与非门） X 6 CD4012 （二-4输入与非门）X 2 100KHz晶体 Buzzer 阻、容若干 串并串并- -并串转换器要求并串转换器要求 4位串行收发电路 发端：并串转换 收端：串并转换 两部分由数据线、时钟线和地线三线 相连 收发端各用一位7段显示器验证转换结果 可用单脉冲移位，也可用连续脉冲移位 串并串并- -并串转换器框图并串转换器框图 振荡器 移存器 (4bit) 译码/驱动 手动/自动
12、 4脉冲发生器 计数器 (4bit) 时钟脉冲 并行置入 2Hz 移存器 (4bit) 译码/驱动 串行数据输出 地线 并行输出并行输出 Ucc R SW2 Ucc R SW1 Ucc R SW3 置数 传数 控制预置/移位 五个状态： 74LS194 发端：收端： 74LS93 74LS48 时钟时钟 振荡器：555 手动/自动选择：2-1MUX 振荡器 手动/自动 4脉冲发生器 2Hz Ucc R SW2 串并串并- -并串转换器并串转换器 4位移存器用74LS194 发端BCD产生用74LS93 7段译码器用74LS48 开关用防抖开关用4-RS Latch 74LS279 连续时钟用5
13、55 四时钟产生：自己设计 串并串并- -并串转换器并串转换器 NE555, 用于产生2Hz时钟信号 74LS93 X 1 74LS194 X 2 74LS00 X 1 74LS163 X 1 74LS04 X 1 74LS08 X 1 74LS48 X 2 74LS279 (4 RS Latch) 7段LEDX 2 阻、容若干 串并、并串转换串并、并串转换 也可用第六章习题6.31、6.32、6.33的电路 构成四位数据传输系统 调试 所有调试工作均用示波器完成 速率很慢，如何用示波器调试？ 改变速率，用快时钟调试 正常后再改用正常时钟 逐块调试，最后连接 计数器163工作不正常怎么办？ 在
14、该芯片的电源与地之间跨接一10u电容 最后用示波器把信号的同步关系测量并画 出来 其它可使用TTL器件 74LS00四2 与非门74LS02四2 或非门 74LS06六 反相器(OC) 74LS08 四 2 与门 74LS10三3 与非门74LS11三 3 与门 74LS20 双 4 与非门74LS21双4 与非 74LS32四2 或门74LS48BCD7段显示译码器 74LS74双 D FF74LS86四2 异或门 74LS112双 JK FF74LS1383-8 译码器 74LS1518-1 MUX74LS153双4-1多路选择器 74LS157四 2-1 MUX74LS1614 bit
15、同步计数器 74LS1634 bit 同步计数器74LS1648 bit 串入/并出移存器 74LS194通用4位移存器 74LS3738 D FF 74LS902-5-10异步计数器 其它CMOS器件 CD40084位全加器CD4011四2 与非门 CD4012四 2 与非门CD4013双 D FF CD40148 bit 串入/并出移存器CD4022八进计数器/分配器 CD4023三3 与非门CD4027双 JK FF CD40284-10 译码器CD406014位二进计数器 CD4066四双向计数器CD4069六 反相器 CD4070四2 异或门CD4071四2 或门 CD4072双 4 入或门CD4073三 3 与门 CD4081四 2 与门CD4082双4入与门 CD401474-10优先编码器CD40192双十进计数器 CD45128-1数据选择器CD45854位比较器 预习报告预习报告 课程设计预习报告应包括: 用A4纸，封面必须是学院的封面！ 系统描述：系统要完成的功能描述 设计过程：总系统的组成框图，每个子系统的 功能描述 设计
