《某雷达系统中基于通用模块的信号处理技术研究》由会员分享，可在线阅读，更多相关《某雷达系统中基于通用模块的信号处理技术研究（52页珍藏版）》请在金锄头文库上搜索。
1、西安电子科技大学硕士学位论文某雷达系统中基于通用模块的信号处理技术研究姓名：赵雷申请学位级别：硕士专业：信号与信息处理指导教师：王俊20070101摘要摘要本文结合某雷达系统介绍了该体制雷达技术的发展和信号处理技术中的一些关键技术。介绍了某雷达系统的数字波束形成理论以及该雷达系统中采用的自适应杂波相消技术消除直达波和多径杂波影响的基本原理，重点讨论了在某雷达系统中利用通用信号处理板实现数字波束形成技术和自适应杂波相消技术，并且根据通用信号处理板的硬件资源，对数字波束形成技术进行优化，实现数据预处理与多波束加权运算的并行处理。通过对实测数据的分析，对自适应杂波相消技术提出改进方案，通过对实测数据
2、的处理，得出应用改进方案对于远距离弱小回波信息有更好的探测性能，并且结合通用信号处理板详细的讨论了自适应杂波相消的工程实现。关键字：数字波束形成自适应杂波相消通用信号处理平台DSPAbstractAbstractThedevelopmentandsomekeytechnologiesofradarsignalprocessingwithatypeofradarsystemareintroducedAndtheprincipleofDigitalBeaming(DBF)andAdaptiveClutterCancellationinthisradarsystem，whichperdirectsi
3、gnalrejectionandmulti-pathclutterrejectioninreceivinganddetectionThoseDBFandAdaptiveClutterCancellationalepresentedingeneralsignalprocessingplatalediscussedindetailbythisradarsystemAndDBFfunctionblockisoptimizedwiththehardwaresourceofgeneralsignalprocessingplat，whichrealdatapretreatmentandoperationo
4、fmultibeam-ingcalculationareparallelpresentedWiththehelpofrealdatacollectionandprocessing，theAdaptiveClutterCancellationblockismended，andtheeffectofmendedAdaptiveClutterCancellationfunctionblockisgivencomparedwithoriginalwaywithwhichtheweakechoofmovingtargetcallbedetectedFinallytheengineeringrealiza
5、tionofAdaptiveClutterCancellationfunctionblockisdiscussedwithgeneralsignalprocessingplatKeyword：DigitalBeamingAdaptiveClutterCancellationDSPGeneralSignalProcessingPlat西安电子科技大学独创性(或创新性)声明秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特另q加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果：也不包含为获得西
6、安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切的法律责任。本人签名：日期缨Z么冲西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文：学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再攥写的文章一律署名单位为西安电子科技大学。本人签名
7、：导师签名：缸t蜀至亚R期丝翌Z：!：兰乡I：t期鱼塑Z：厶驾第一章绪论第一章绪论11基于通用处理平台的雷达信号处理大运算量，高实时性，算法复杂是雷达信号处理的主要特征，近年来随着数字信号处理技术以及高速实时信号处理技术的发展，雷达信号处理也取得了巨大的进步。随着近年来数字信号处理技术的发展，雷达系统的硬件平台趋向于通用化、模块化、数字化，同时高效的数字信号处理器也在雷达系统中大量应用，最常用的就是DSP(DigitalSignalProcessor)，DSP具有高效浮点的运算能力，并且具有强大的并行处理能力，正是这种强大的数字信号处理能力，令雷达系统的硬件实现产生了革命性的进步。DSP的革命
8、性发展给数字信号处理技术也带来了巨大的变化，DSP是一种高性能的数字信号处理器，其内部结构摆脱了冯诺依曼结构，采用了超级哈佛结构，使DSP具有更好的高速实时数据处理能力。随着信号处理技术的发展，单片DSP构建的系统已经不能满足高速实时系统的要求，产生了由多片DSP并行或流水处理的多DSP处理系统，伴随着信号处理算法的多样性和复杂性，又诞生了适合大数据量，高速实时系统的通用化信号处理平台，在通用平台上由多片DSP构成信号处理的主体，在通用处理平台上还结合了大容量的SDRAM作为外部海量存储。同时配有FPGA或CPLD芯片用来控制时序，或做一些数掘预处理工作，以提高整个平台的高速实时性。DSP可以
9、提供高效的并行处理能力，面对更为复杂的数字信号处理技术和算法，还可以使用多DSP处理，在硬件设计中称为耦合，在DSP硬件设计中有紧耦合和松耦合两种技术。紧耦合结构使多片DSP可以通过数据总线互访，方便实现复杂的数字信号处理算法，可以将一个大型的复杂算法分解成为并行的或流水的结构，在紧耦合结构的DSP硬件平台上实现。紧祸合结构的缺点就是数据总线共享后导致多片DSP对外部存储设备访问时容易引起总线竞争。而松耦合结构是使DSP以链路口相连，各DSP可以通过链路口进行点剑点的访问，各自使用各自的数掘总线，使每一片DSP都可以独自完成各种数字信号处理算法。两种结构各有优劣，在使用时要根据选择的数字信号处
10、理算法的不同而是用不同的耦合方式。高速实时信号处理对电路和元器件要求很高。目自，J-的主流DSP，也是本文所用到的DSPTSl01，是一款高性能处理器，其：I：作时钟高达300MHz，在通2某雷达系统中基丁二通用模块的信号处理技术研究用信号处理平台上由多片TSl01紧耦合工作，提高了通用平台的高速实时处理能力。在通用平台上进行信号处理技术的开发应采用基于模块化、通用化、软件化的设计思想来完成实时信号处理任务。通过采用可重构的、可扩展、可升级的通用信号处理系统，将信号处理技术进行模块化、标准化、通用化。通过灵活的软件编程来适应处理问题的变化和算法的发展，通过简单的硬件扩展来适应处理规模的变化，有
11、利于提高信号处理系统的性能。12论文内容及安排对于某雷达系统，为了实现实时探测，必须要有性能良好的信号处理算法和能够支持实现该算法的高速处理器以及处理平台来完成大容量的数据计算。第一章为绪论。第二章介绍AnalogDevices公司的DSP芯ADSPTSl01，并且对其集成开发环境进行了必要的说明。在此基础上，介绍工程项目中用到的由八片ADSPTSl01构建的通用信号处理板，并且给出了整个硬件系统的结构框图，说明了信号处理流程。第三章介绍在通用信号处理平台上完成数字波束形成模块的设计和优化。第四章介绍在通用信号处理平台上完成自适应杂波相消模块的设计与实现，以及为了获得更好的探测效果对该模块进行
12、改进后的算法的实现。第二章DSP硬件平台介绍3第二章DSP硬件平台介绍数字信号处理器(DigitalSignalProcessor，简称DSP)是专门用来实现各种信号处理算法的高速处理芯片。利用DSP来进行数字信号的处理具有很大的优越性，其主要表现有运算精度高，软件编程实现算法的灵活性大，可靠性好等方面。它广泛应用于通信系统、图形图像处理、雷达声纳、医学信号处理等实时信号处理领域。在本章中，先简要介绍一下AD公司的ADSPTSl01(以下简称TSl01)芯片以及基于TSl01的通用雷达信号处理板，并简要说明某雷达系统构成。21ADSPTSl01芯片及开发工具简介DSP适合于数值计算密集型的应用
13、，如典型的数字信号处理算法包括FFT、数字滤波等。DSP在其体系结构上采取了一系列措施，使其在数学计算方面具有优越的性能，除了具备普通微处理器所强调的高速运算和控制功能外，针对实时数字信号处理，DSP在处理器结构、指令系统、指令流程上加入了一些新的特征。此外当单片DSP不能满足运算量和实时性的要求时，还可以用多片DSP来构成并行处理系统，以实现更复杂的算法。22TSl01芯片简介AD公司提供了多个DSP系列，其中的ADSPTigerSHARC系列中的TSl01是AD公司最新推出的基于AD2106x的下一代高性能芯片，其内部集成有更大容量的RAM，它可以在单周期内执行4条指令，且可以很方便地实现
14、多片并行处理系统的扩展，这些新添的特性更增加了高速实时信号处理的可行性。TSl01系统结构逻辑框图如图21所示。TSl01依旧采用超级哈佛结构，并运用流水线技术，目前可达到8级流水线(3级取指，5级执行)，其结构特点如下：(1)具有特殊的指令集和较长的指令字，一个指令字可以同时控制芯片内多个功能单元的操作；(2)片内集成有可由用户自己定义的6Mbit大容量SRAM存储器；(3)具有2个独立的计算单元，每个单元都有算术逻辑单元、乘法器、移位器、寄存器组及相关的数据对齐缓冲器，并可通过加速器支持Trellis解码(如Viterbi和Turbo解码)和复数相关运算：(4)带有两个IntegerALU
15、，每个IALU含有两个通用寄存器组，因而具有某雷达系统中基于通用模块的信号处理技术研究强大的地址产生能力，可支持环形缓冲和位反序寻址；(5)支持SIMD操作。图21TSIOI系统结构逻辑框图l通用算法性能：ADSPTSl01是由ADSP2106X2116x系列发展起来的一款高性能的静态超标量处理器，专为大的信号处理任务和通信结构进行了优化。该处理器将非常宽的存储器宽度和双运算模块(支持32bit和40bit浮点及8，16，32和64位定点处理)组合在一起，建立了数字信号处理器的新标准。TigerSHARC的静态超标量结构使得DSP每周期能够执行多达4条指令、24个16位定点运算和6个浮点运算。
16、由图21可知，三条相互独立的】28位宽的内部数据总线，每条连接3个2Mbit内部存储器块中的一个，提供4字的数据、指令及IO访问和144GBs的内部存储宽度。运行在300MHz时，ADSPTSl01内核的指令周期为33ns。利用其单指令多数据特点，ADSP-TSl01可以提供24亿次40位MAC运算或者60000万次80位MAC运算。表21给出了ADSPTSl01通用运算性能的有关性能指标。按照1024点复数FFT指标来看，ADSPTSl01的运算速度大约是ADSP一21161N的28倍，是ADSP21060的14倍。表21300MHz运行时通用剪法性能性能指标l速度I时钟周期32bit算法，6亿MACs峰值性能1024点复数FFT(基2)I3276l9835第二章DSP硬件平台介绍1024点输入50抽头FIR916727500重FIRMAC183O5516bit算法，24亿次MACs峰值性能256点复数FFT(基2)36711001024点输入50抽头FIR24O7200单FIRMA
