《微型机的中央处理器CPU.》由会员分享，可在线阅读，更多相关《微型机的中央处理器CPU.（100页珍藏版）》请在金锄头文库上搜索。
1、第三章 中央处理器CPU 3.1 CPU概述 3.2 CPU的主要技术参数 3.3 微处理器中所采用的新技术 3.4 CPU的生产过程 3.5 CPU的封装与接口类型 3.6 CPU的内核 3.7 其他CPU介绍 3.1 CPU概述 1971年1月，Intel公司的霍夫研制成功世界上第一块4 位微处理器芯片Intel 4004，标志着第一代微处理器问 世，微处理器和微机时代从此开始。 4004包含2300个晶体管 尺寸规格为3mm4mm计算性 能远远超过当年的ENIAC。 X86系列及兼容CPU X86指令集是Intel公司为其第一块16位CPU（8086） 专门开发的 虽然随着CPU技术的不
2、断发展，Intel陆续研制出更新 型的80386、80486、直到今天的CORE，但为了保证 电脑能继续运行以往开发的各类应用程序以保护和继承 丰富的软件资源，所以Intel公司所生产的所有CPU仍 然继续使用X86指令集，所以它的CPU仍属于X86系 列。 另外除Intel公司之外，AMD、Cyrix、VIA等厂家也曾 相继生产出能使用X86指令集的CPU，形成了今天庞大 的X86系列及兼容CPU阵容。 3.1 CPU概述 PC机CPUs出现年代晶体管数目 第一代8086 和 80881978-8129,000 第二代802861984134,000 第三代80386D和 80386SX19
3、87-88275,000 80486SX、 80486DX, 80486DX2和 80486DX4 Pentium1993-953,100,000 第五代Cyrix 6X861996- AMD K51996- IDT WinChip C619973,500,000 Pentium MMX19974,500,000 IBM/Cyrix 6x86MX19976,000,000 IDT WinChip2 3D19986,000,000 Pentium Pro19955,500,000 AMD K619978,800,000 Pentium II19977,500,000 AMD K6-219989,
4、300,000 Mobile Pentium II27,400,000 Pentium III9,300,000 AMD K6-3? Pentium III CuMine28,000,000 AMD Athlon Thunderbird200037,000,000 Pentium 442,000,000 第四代1990-921,200,000 第五代改进型 第六代 第六代改进型1999 第七代 CPU（Central Processing Unit，中央处理器）发展 出三个分支： DSP（Digital Signal Processor，数字信号处理） MCU（Micro Control Un
5、it，微控制器单元） MPU（Micro Processor Unit，微处理器单元） 面向控制应用的，称为微控制器，MCU,又称单片微型 计算机(Single Chip Microcomputer)，简称“单片机 ” 将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集 成在一片芯片上，形成芯片级的计算机，为不同的应用场合 做不同组合控制。 MCU最大特点在于它的通用性，适合不同信息源的多种数据 的处理诊断和运算，侧重于控制 如8051、PIC、68HC12、AVR等 3.1 CPU概述 MPU面向通用数据处理，不带外围器件（例如存储器 阵列），是高度集成的通用结构的处理器 通常讲的
6、CPU主要是这一类 X86,ARM,MIPS DSP面向数字信号处理 DSP运算能力强，擅长很多的重复数据运算 如TI、ADI、Freescale、NEC的DSP 图形处理器GPU 3.1 CPU概述 3.2 CPU的主要技术指标 位、字节和字长 总线宽度 地址总线宽度、数据总线宽度 时钟频率 主频、外频和倍频、 超频运行 工作电压 制造工艺 3.2.1 位、字节和字长 位： 二进制位，“0”或“1”。 字节：8位二进制位 字： 两个字节 字长：CPU运算器一次处理的二进制数的位数 ，常见的有1、4、8、16、32、64位 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
7、 0 字 字节 位 3.2.2 地址总线宽度、数据总线宽度 地址总线宽度 地址总线宽度决定了CPU可以访问的物理地址空间， 简单地说就是CPU到底能够使用多大容量的内存。 对于宽度为32位地址线，最多可以直接访问4GB的 物理空间。 数据总线宽度 数据总线负责整个系统的数据流量的大小，而数据总 线宽度则决定了CPU与二级高速缓存、内存以及输入 /输出设备之间一次数据传输的信息量。 3.2.3 时钟频率 时钟频率：周期性脉冲信号的频率，单位Hz 。 主频：工作频率，CPU内核的实际运行频率。 外频：前端总线频率或系统总线时钟频率，由 主板提供的时钟频率，是内存等的工作频率。 倍频系数：主频=外频
8、倍频系数 超频运行：使CPU工作在高于额定工作频率 频率越高、功耗越高 外频主频 3.2.4 工作电压 CPU正常工作所需的外加电压，电压越低功耗 越小、运行速度越高。 早期（286486时代）一般为5V，CPU的发 热量大，寿命短。 近年来CPU的工作电压有逐步下降的趋势 笔记本专用CPU工作的电压更低，0.8V1.5V 3.2.5 制造工艺 集成电路的制造工艺称为制程 目前大部分为CMOS工艺 线宽芯片上最基本功能单元（门电路）的宽度，也 是指集成电路中最小线条的宽度，衡量制程的先进性 目前采用铜连线，导电性更好，可以提高运行频率 线宽越窄、工艺越先进、集成度越高、功耗越低 龙芯3为65n
9、m（意法半导体代工） 3.2.5 制造工艺 Intel制造工艺发展图 Sandy Bridge Ivy Bridge Coppermine核 心的Pentium Celeron赛扬 Pentium 133 80286 常见处理器性能参数 型号工艺频率功耗 Core i7-4930KIvy bridge-E (22 nm)3.4 GHz 6 Cores130 W Core i7-4930MXIvy Bridge (22 nm)3.00 3.90 GHz57 W Core i7-4500UIvy Bridge (22 nm)1.80 3.00 GHz15 W Atom E3845(64位)Bay
10、Trail (22 nm)1.91 GHz 8Cores10 W FX-9590Piledriver (32 nm)4.7 5 GHz220 W A10-7850K28 nm3.7 4GHz95 W GeForce GTX 780kepler(28nm)0.8GHz1GHz250W GeForce GTX 780Mkepler(28nm)823MHz122W Radeon HD 8990 28nm950MHz375W Apple A7 (64位)28 nm1.3 GHz2 Cores最高8W Tegra 428 nm1.9GHz4 Cores4-8W MSM897428 nm2.26 GHz
11、4 Cores最高8W Cortex-M090nm48 MHz13.36 W/MHz 3.3 提高CPU性能的先进技术 流水线与超标量结构 乱序执行技术 高速缓存 扩展指令集 64位技术 超线程技术 可信任执行技术 虚拟化技术 多核心技术 1 流水线与超标量结构 指令的执行过程： 1) 取指令IF：从内存读取一条指令。 2) 译码ID：将指令翻译成操作命令。 3) 取操作数MEM：从内存中读取执行该指令所需 的操作数。 4) 执行指令EX：CPU某个部件执行这条指令。 5) 回写WB：将执行的结果送回内存或寄存器中 指令执行过程 串行执行：一条指令必须在前一条指令的五个步 骤执行完后才能执行下
12、一条指令。 每个步骤需要一个周期，5个周期完成一条指令 流水线技术（Pipeline）: 让多条指令的各步操 作重叠，从而实现几条指令并行处理的技术。 程序中的指令仍是一条条顺序执行， 但CPU内部，在当前指令尚未执行完时，提前启动 后续指令的另一些操作步骤。 取指令IF译码ID 取操作数 MEM 执行指令 EX 回写WB 指令流水线的执行过程 指令1 指令2 指令3 指令4 指令5 1 2 3 4 5 6 7 8 9 IFID IF MEM ID IF EX MEM ID IF WB EX MEM ID IF WB EX MEM IDWB WB EX MEM WB EX 在一个周期完成一条指
13、令，因此提高了CPU的运 算速度 时钟周期 流水线技术（Pipeline） Intel在486中首次使用 Intel Prescott核心的P4有31级流水 大多数处理器的流水线级数为7或10，某些单片 机（AVR或8051）采用2级流水 龙芯2号为9级 ARM Cortex-A系列为8-13级 超标量技术（superscalar） 在CPU中有一条以上的流水线，并且每时钟周期 内可以完成一条以上的指令，这种设计就叫超标 量技术。 采用超标量技术的CPU集成了多个ALU、多个 FPU、多个译码器，以并行处理的方式来提高性 能 Pentium是Intel家族中最早采用超标量结构的处 理器 超标量
14、技术（superscalar） 2.乱序执行技术 乱序执行（out-of-order）：CPU将根据各单元电路的 空闲状态和各指令能否提前执行的具体情况分析后，将 能提前执行的指令立即发送给相应电路执行。 在顺序执行(in-order)中，一旦遇到指令依赖的情况，流 水线就会停滞，如果采用乱序执行，就可以跳到下一个 非依赖指令并执行它。这样，使CPU内部电路满负荷运 转并相应提高了CPU的运行程序的速度。 3 高速缓存（Cache）技术 CPU的运算速度与主存的读写速度不匹配 CPU的运算速度比主内存的读写速度要快得多，使 得CPU在访问内存时要花很长时间来等待内存的操 作，这种空等造成了系统
15、整体性能的下降。 在CPU与主存间加入容量较小、与CPU速度相 当的SRAM（静态存储器） Cache全部技术由硬件实现，对应用程序和系 统程序员均透明。 内存带宽比较 Cache的工作原理 对大量典型程序运行情况的分析表明，在一个较短的 时间间隔内，由程序产生的地址往往集中在存储器逻 辑地址空间的很小范围内。称为程序访问的局部性。 时间局部性：如果一个存储项被访问，则可能该项会很快 被再次访问。 空间局部性：如果一个存储项被访问，则该项及其邻近的 项也可能很快被访问。 Cache的工作原理是基于程序访问的局部性 Cache储存了主内存的映象，通过访问Cache 来完 成数据的读写。 Cache的工作原理 Cache的性能参数 命中率：命中的访问次数和总访问次数之比 命中时间：访存Cache的时间 失效率：失效的访问次数和总访问次数之比 失效时间：访问存储器的时间 Cache的容量 大：命中率高、命中时间长 当超过一定值后，命中率随容量的增加并不会有明 显地增长 小：命中率低、命中时间短。 Cache的分级体系设计 在Cache设计中，为了提高命中率，降低成本通 常采用分级结构。 目前大多桌面处理器采用三级Cache 嵌入式多媒体处理器大多采用2级Cache MCU大多无Cache或1级Cache 一级Cache采用哈佛结构 Instruction Cache（指令缓
