与单片机有关的硬件基本知识long

《与单片机有关的硬件基本知识long》由会员分享，可在线阅读，更多相关《与单片机有关的硬件基本知识long（76页珍藏版）》请在金锄头文库上搜索。

1、与单片机有关的硬件基本知识 1、单片机硬件的基本术语 2、时序逻辑电路的基本概念 祝同学们身体健康！学业有成！祝同学们身体健康！学业有成！ 单片机硬件的基本术语 1 1、寄存器、寄存器/ /暂存器暂存器/ /锁存器锁存器/ /缓冲器缓冲器/ /驱动器驱动器/ / 移位器移位器/ / 译码器译码器/ /指令译码器指令译码器/ /微操作微操作/ / 2 2、寄存器的位、寄存器的位/ /位地址位地址/ /单元单元/ /单元地址单元地址/ /地址区地址区/ /数据数据 线线/ /地址线地址线/ /选通选通/ /寻址寻址/ /数据指针数据指针/ /程序指针程序指针/ /片内片内/ /片外片外/ / 原理

2、图的宽箭头、单线箭头原理图的宽箭头、单线箭头/ /总线、单向（双向）总线、单向（双向）/ / 3 3、晶振、晶振/ /振荡器振荡器/ /时钟时钟/ / 电平电平/ /脉冲脉冲/ /时序、时序图时序、时序图/ /时序时序 图波形的含义图波形的含义/ /波形名称的写法波形名称的写法/ / 4 4、接口、接口/I/O/I/O/并行并行( (口口)/ )/串行串行( (口口)/ )/全双工（半双工、单全双工（半双工、单 工）工）/ /波特率波特率/ / 5 5、上拉电阻、上拉电阻/ /漏极开路漏极开路/ /中断的断点中断的断点/ /复位复位/ / 时序逻辑电路的结构及特点 时序逻辑电路任何一个时刻的输

3、出状态不仅取决于当 时的输入信号，还与电路的原状态有关。它是由组合门电路 和记忆元件（或反馈支路）共同构成的。 时序电路的特点： （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。 常见的时序逻辑电路有计数器、寄存器和序列信号发生器等 。 时序逻辑电路的基本概念 组合电路 触发器 电路 X 1 X i Z 1 Z j Q 1 Q m D 1 D m 输入 信号 信号 输出 触发器 触发器 输入信号 输出信号 CP 时序逻辑电路框图 时序逻辑电路框图 组合逻辑电路 1 A F &A B F A B F 逻辑式：F=A+B 逻辑式： 逻辑式： 非门非门 或门或门 与非门与非门 脉冲宽

4、度tP - - -前后沿之间的时间间隔。 正脉冲 负脉冲 脉冲幅度A脉冲变化最大值。 A 脉冲周期T脉冲频率f - - f = 1/T T 脉冲前沿:正脉冲的上升沿或负脉冲的下降沿。 脉冲后沿:正脉冲的下降沿或负脉冲的上升沿。 前沿 后沿 tP 脉冲信号 概述 触发器输出有两种可能的状态：0、1； 输出状态不只与现时的输入有关，还 与原来的输出状态有关； 触发器是有记忆功能的逻辑部件。 按功能分类：R-S触发器、D型触发器 、JK触发器、T触发器等。 触发器 两个与非门或两个或非门交叉耦合构成 反馈 基本RS触发器1 用与非门构成用与非门构成 用或非门构成用或非门构成 &a&b 反馈线 两个输

5、入端 两个输出端 基本RS触发器2 &a&b 输入RD=0, SD=1时 若原状态： 1 1 0 0 1 01 0 输出仍保持： 状态1 &a&b 输入RD=0, SD=1时 若原状态： 0 1 1 1 1 01 0 输出变为： 状态2 输入RD=1, SD=0时 若原状态： 10 101 0 1 1 输出变为： &a&b 状态3 输入RD=1, SD=0时 若原状态 ：0 0 1 1 0 10 1 输出保持： &a&b 状态4 输入RD=1, SD=1时若原状态 ： 10 1 1 1 0 0 1 输出保持原状态： &a&b 状态5 输入RD=1, SD=1时若原状态 ： 01 110 1 1

6、 0 输出保持原状态： &a&b 状态6 输入RD=0, SD=0时 00 11 输出全是1 但当RD=SD=0同时变为1时，翻转快 的门输出变为0，另一个不得翻转。 &a&b 状态7 基本触发器的功能表 （约束条件） 1、触发器是双稳态器件，只要令RD=SD=1 ，触发器即保持原态。稳态情况下，两 输出互补。一般定义Q为触发器的状态 。 2、在控制端加入脉冲，可以使触发器状态 变化。SD端加入负脉冲，使Q=1，SD称 为“置位”或“置一”端。RD端加入正脉冲 ，使Q=0，RD称为“复位”或“清0”端。 总结 R S Q Q 置1置0置1置1置1保持不允许 基本触发器波形图时序图 同步（可控）

7、RS触发器 QQ RDSD a b RDSD c d RS CP “ 可控 ”的含义：由时钟脉冲 (Clock Puls) 决定R、S能否对输出端起控制作用。 平时常 为 1 平时常 为 1 直接清零端直接置位端 RetRet 逻辑 符号 这根红颜色的线还 表示一重含义： 即 “ 只有在 时钟 CP1时，它才 表现出应有的逻辑功 能； 如果CP0，输出 端 Q 则保持原状态”。 “ 高 电平有效”， QQ RDSD a b c d RS CP Q Q RDSD RSC 同步RS触发器符号 前提：在 CP1时才有 0 1 1 1 0 0 1 1 禁 止 R S Qn+1 0 0 保 持 * Q

8、n+1为 CP到来以 后触发器的状态。 QQ RDSD a b c d RS CP 同步 RS 触发器的功能表 同步 RS 触发器的时序 D CP Q Q CP D Q Q 的区域是修改有效区 同步触发器的触发方式为电平触发式 同步触发器的共同缺点是存在空翻 时钟脉冲CP作用期间，输入信号发生多次变化时， 触发器输出状态也相应发生多次变化的现象称为空翻。 空翻可导致电路工作失控。 指时钟脉冲信号控制 触发器工作的方式 CP = 1 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。 (同步触发器的特点 ) Master - Slave Flip - Flop Edge - T

9、riggered Flip - Flop 无空翻触发器的类型和工作特点 工作特点：CP = 1 期间，主触发器接收 输入信号；CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触 发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。(详见链接) 这种触发方式称为主从触发式。 工作特点：只能在 CP 上升沿(或下降沿) 时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。 这种触发方式称为边沿触发式。 无 空 翻 触 发 器 主 从 触 发 器 边 沿 触 发 器 只能在 CP 边沿时刻翻转，因此都克服了空 翻，可靠性和抗干扰能力强，应用

10、范围广。 相 同 处 电路结构和工作原理不同，因此电路功能不同 。为保证电路正常工作，要求主从 JK 触发器的 J 和 K 信号在 CP = 1 期间保持不变；而边沿触发器没有 这种限制，其功能较完善，因此应用更广。 相 异 处 主从触发器和边沿触发器有何异同？ Q从Q从 FF2 SR FF1 CP Q主Q主 CP 1S1RC1 1S1RC1 给主从触发器 提供反相的时钟信 号，使它们在不同 的时段交替工作。 QQ 1S S C1 CP 1R R 表示时钟触发沿为下降沿 从触发器 主触发器 Q = Q从 主从 RS 触发器电路、符号和工作原理 D触发器 1.组成 G 3 G4 G 1 G2 S

11、 R D G 1 G2 CP Q Q D触发器的构成 1 D D CP 1D C1 Q Q 逻辑符号 CP G 3 G4 & Q Q D触发器的简化电路 S R & & & 一种边沿触发方式触发器 一种边沿触发方式触发器 2.功能表与波形 Rd Sd CP D Q Q 0 1 1 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 Q Q RD SD D CP Q Q D CP RD SD RefRef 无空翻触发器的学习重点是根据 逻辑符号识别其功能，理解其应用。 下面介绍常用无空翻触发器的符号及 其应用注意事项。 常用无空翻触发器及其符号 主从 RS 触发器 主从 JK 触发器 主

12、从触发器 QQ 1J J C1 CP 1K K 边沿触发器 TTL 维持阻塞 D 触发器(通常 上升沿触发) TTL 边沿 JK 触发器(通常 下降沿触发) CMOS 边沿 D 触发 器和边沿 JK 触发器 (通常上升沿触发) QQ 1S S C1 CP 1R R 1.触发器和门电路是构成数字系统的基本逻辑单元。 前者具有记忆功能，用于构成时序逻辑电路； 后者没有记忆功能，用于构成组合逻辑电路。 2.触发器有两个基本特性：有两个稳定状态；在 外信号作用下，两个稳定状态可相互转换，没有外信 号作用时，保持原状态不变。因此，触发器具有记忆 功能，常用来保存二进制信息。 注：一个触发器可存储 1 位

13、二进制码，存储 n 位 二进制码则需用 n 个触发器构成存贮器。 触发器小结 3.触发器的逻辑功能是指触发器的次态与现态及输入信号 之间的逻辑关系。其描述方法主要有特性表、特性方程 、驱动表、状态转换图和波形图(又称时序图)等。 4. 触发器根据逻辑功能不同分为 D 触发器 T 触发器 RS 触发器 JK 触发器 T触发器 1 0 Qn+1 1 0 D Qn+1 = D Qn Qn Qn+1 1 0 T 不定 0 1 Qn Qn+1 11 01 10 00 SR Qn+1 = S + RQn RS = 0(约束条件) Qn 1 0 Qn Qn+1 11 01 10 00 KJ Qn+1 =JQ

14、n + KQn 只有 CP 输入端， 无数据输入端。 来一个CP翻转一次 Qn+1 = Qn 触发器小结（续） 电平触发器 边沿触发器 主从触发器 例如 QQ 1J J C1 CP 1K K QQ 1J J C1 CP 1K K QQ 1J J C1 CP 1K K 触发器小结（续）根据触发方式不同分为 异步触发器 钟控触发器 基本 RS 触发器是构成各种触发器的基础。它的输 出受输入信号直接控制，不能定时控制，常用作集成触 发器的辅助输入端，用于直接置 0 或直接置 1。 使用时须注意弄清它的有效电平，并满足约束条件。 基本 RS 触发器同步触发器、主从触发器和边沿触发器 触发器小结（续）根

15、据是否受时钟控制分为 5.不同触发方式的工作特点 正电平触发式触发器的状态在 CP = 1 期间翻转，在 CP = 0 期间保持不变。电平触发式触发器的缺点是存在 空翻现象，通常只能用于数据锁存。 主从触发器由分别工作在时钟脉冲 CP 不同时段的主触发 器和从触发器构成，通常只能在 CP 下降沿时刻状态发生翻 转，而在 CP 其它时刻保持状态不变。它虽然克服了空翻， 但对输入信号仍有限制。 触发器小结（续） 6.分析触发器时应弄清楚触发器的功能、触发方式和触 发沿(或触发电平)，并弄清楚异步输入端是否加上了有 效电平。 边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输 入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻 转。它应用范围广、可靠性高、抗干扰能力强。 触发器小结（续） 8描述时序逻辑电路逻辑功能的方法有状态转换真值表 状态转换图和时序图等。 9时序逻辑电路的分析步骤一般为：逻辑图时钟方程（ 异步）、驱动方程、输出方程状态方程状态转换真 值表状态转换图和时序图逻辑功能。 7时序逻辑电路的特点；任一时刻输出状态不仅取决于当 时的输入信号，还与电路的原状态有关。因此时序电路中必 须含有存储器件。 10寄存器也是一种常用的时序逻辑器件。寄存器分为