《毕业论文--基于Systemverilog的CRC16计算模块验证》由会员分享，可在线阅读，更多相关《毕业论文--基于Systemverilog的CRC16计算模块验证（39页珍藏版）》请在金锄头文库上搜索。
1、大连东软信息学院 本科毕业设计（论文）本科毕业设计（论文） 系系 所：所： 电子工程系 专专 业：业： 电子信息工程（集成电路设计与系统方向） 学生姓名：学生姓名： 学生学号：学生学号： 指导教师：指导教师： 导师职称：导师职称： 副教授 完成日期：完成日期： 2014 年 4 月 28 日 论文题目论文题目：基于基于 Systemverilog 的的 CRC16 计算模块验证计算模块验证 大连东软信息学院 Dalian Neusoft University of Information 大连东软信息学院毕业设计（论文） 摘要 I 基于基于 Systemverilog 的的 CRC16 计算模
2、块验证计算模块验证 摘 要 随着 IC(集成电路)产业的不断进步与发展，IP 复用技术产生并逐渐成熟，这使得 IC 的规模和复杂度不断提高，目前，造成传统的验证方法在时间方面完全不能满足 IC 验证的时间要求。因此，需要一个更方便更快速的方法来验证 IC 设计的正确性，而将 SystemVerilog 和 VMM(验证方法学)相结合的验证平台，恰好能够即方便又快速的验 证一个设计的正确性。 Systemverilog 主要是 Verilog、VHDL、C+的集合体，能够支持验证平言和 断言语言，本文就是利用 Systemverilog 来验证 CRC16 计算模块。本文首先通过验证平 台向验证
3、目标输入数据，在输入数据的同时还给参考模型相同的数据；然后验证目标 和参考模型分别对数据进行处理；最后将处理后的两种数据在验证平台上进行比对， 可以通过对比结果，来判断数据是否正确。若比对结果不一致，则对错误信息进行上 报，并进行打印，验证人员可以通过波形进行 Debug，查找错误。当发现是验证目标 设计上有错误时，验证人员可以及时和设计人员进行沟通，避免了芯片在投片过程中 发生此类问题所带来的经济损失，以及时间的浪费。若发现是验证平台或者参考模型 引起的错误，则需要定位问题所在的位置，并进行解决。SV 验证平台能够对验证目标 的功能、时序准确性等方面进行全面的验证，确保了预期的设计目标符合标
4、准。 本文共分为七章：第一章主要介绍芯片验证的国内外现状；第二章主要介绍 SV 验 证方法学中的一些基本概念、专有名词、以及一些关键技术；第三章主要对 CRC16 计 算模块的功能和接口时序等进行分析；第四章主要对 CRC16 计算模块的验证环境和参 考模型的结构进行分析；第五章主要介绍验证环境中各模块的具体实现；第六章主要 介绍覆盖率分析结果；第七章为结论。 关键词关键词：Systemverilog，验证方法学，CRC 大连东软信息学院毕业设计（论文） Abstract II Based on Systemverilog Verification of CRC16 Calculation M
5、odule Abstract With the continuous progress and development of IC (integrated circuit) industry, IP multiplexing to generate and mature, which makes the size and complexity of the IC continues to improve, at present, resulting in traditional verification methods in terms of time can not meet IC veri
6、fication time requirements. Thus, the need for a more convenient and rapid method to verify the correctness of IC design, but will SystemVerilog and VMM (Verification Methodology) combines verification platform that is convenient and fast just to validate a designs correctness. Systemverilog mainly
7、Verilog, VHDL, C + + aggregates, language and verification platform to support the assertion language , this paper is to validate the use of Systemverilog CRC16 calculation module . Firstly, by verifying the target platform to validate the input data , the same input data back to the same reference
8、model data ; then verify that the target and the reference model for data processing , respectively ; finally the two processed data on the validation platform than Yes, you can compare the results to determine whether the data is correct. If the comparison results are inconsistent, then the informa
9、tion on the error reporting, and print , can be verified by waveform Debug , find the error . When they find an error when the target is to verify the design, validation and design staff can communicate in a timely manner to avoid such problems arising from economic losses occurred in the chip tapeo
10、ut process, as well as a waste of time. If found to be erroneous reference model verification platform or cause , you need to locate where the problem is located, and resolved. SV verification platform able to verify that the target function , timing, accuracy and other aspects of comprehensive veri
11、fication to ensure that the desired design goals standard. This paper is divided into seven chapters: The first chapter introduces the present situation of the chip verification; Chapter 2 introduces the SV verification methodology in some of the basic concepts, terminology, and some key technologie
12、s; CRC16 calculation for the third chapter functional and interface timing module analyzed; Chapter IV of the CRC16 calculation and verification environment reference model to analyze the structure of the 大连东软信息学院毕业设计（论文） Abstract III module; concrete realization of the fifth chapter describes the v
13、erification environment of each module; Chapter VI describes the coverage analytical results; Chapter VII is the conclusion. Key words: Systemverilg, VMM , CRC 大连东软信息学院毕业设计（论文） 目录 IV 目目 录录 摘 要I ABSTRACTII 第 1 章 绪 论.1 1.1 论文研究主要内容与方法.1 1.2 国内外现状.1 第 2 章 关键技术介绍.3 2.1 定向测试与随机测试.3 2.2 验证平台.4 2.3 参考模型.5
14、2.4 覆盖率.6 2.5 CRC 算法说明 6 2.6 SystemVerilog 的介绍 7 第 3 章 系统分析.9 3.1 CRC16 模块分析 9 3.1.1 CRC16 模块在总体系统中的作用.9 3.1.2 CRC16 模块的基本接口与内部结构图9 3.2 CRC16 模块接口说明 9 3.3 CRC 校验码时序分析.10 3.4 CRC16 模块寄存器说明.10 3.4.1 crc 整体寄存器说明10 3.4.2 crc_csr 控制状态寄存器.11 3.4.3 crc_ini 初始值寄存器 .11 3.4.4 crc_data 数据寄存器11 3.5 系统开发环境.11 大连
15、东软信息学院毕业设计（论文） 目录 V 3.6 系统任务的可行性分析.12 第 4 章 系统设计14 4.1 验证向量生成说明.14 4.1.1 特性分解及向量描述.14 4.1.2 激励生成说明.14 4.2 验证环境说明.15 4.3 结果比对说明.16 4.3.1 参考模型说明.16 4.3.2 结果比对方法.17 第 5 章 模块设计18 5.1 CRC_ENV模块详细设计18 5.1.1 功能说明18 5.1.2 工作流程.18 5.2 CRC_DB模块详细设计19 5.2.1 功能说明.19 5.2.2 工作流程.19 5.3 CRC_MBFM模块详细设计.19 5.3.1 功能说明.19 5.3.2 工作流程.20 5.4 CRC_SBFM模块详细设计20 5.4.1 功能说明.20 5.4.2 工作流程.20 5.5 CRC_SB模块详细设计.21 5.5.1 功能说明.21 5.5.2 工作流程.21 5.6 参考模型各模块设计22 5.6.1 crc32 模块详细设计24 大连东软信息学院毕业设计（论文） 目录 VI 5.6.2 crc16_8005 模块详细设计24 5.6.3 crc16_1021 模块详细设计25 第 6 章 覆盖率分析26 6.1 功能覆盖率分析26 6.2 行
