第9章 控制单元的功能

《第9章 控制单元的功能》由会员分享，可在线阅读，更多相关《第9章 控制单元的功能（41页珍藏版）》请在金锄头文库上搜索。

1、第章 控制单元的功能 9.1 操作命令的分析 9.2 控制单元的功能 9.1 操作命令的分析 完成一条指令分 4 个工作周期 取指周期 间址周期 执行周期 中断周期 一、取指周期 9.1 操作命令的分析 一、取指周期 PC MAR 地址线 1 R(Read) M ( MAR ) MDR MDR IR ( PC ) + 1 PC 9.1 操作命令的分析 OP（IR） CU +1 MDR CU MAR PC IR 存储器 CPU 地址总线 数据总线 控制总线 二、间址周期 OP address 二、间址周期 M ( MAR ) MDR 1 R(Read) Ad ( IR ) MAR MDR Ad

2、( IR ) 指令形式地址 MAR 9.19.1 MDR CU MAR CPU 地址总线 数据总线 控制总线 IR 存储器 三、执行周期 1. 非访存指令 (1) CLA 清A (2) COM 取反 (4) CSL 循环左移 (3) SHR 算术右移 (5) STP 停机指令 0 ACC ACC ACC L(ACC) R(ACC), ACC0 ACC0 R(ACC) L(ACC), ACC0 ACCn 0 G(G为运行标志触发器) 9.19.1 2. 访存指令（此处只考虑直接寻址） Ad(IR) MAR 1 R M(MAR) MDR (ACC) + (MDR) ACC Ad(IR) MAR 1

3、 W ACC MDR MDR M(MAR) STA X (ACC (X) ) ADD X（ACC + (X) ACC ） (2) 存数指令 (1) 加法指令 9.19.1 (3) 取数指令 Ad ( IR ) MAR 1 R M ( MAR ) MDR MDR ACC 3. 转移指令 (1) 无条件转移 (2) 条件转移 Ad ( IR ) PC A0 Ad ( IR ) + A0 ( PC ) PC LDA X (X) ACC) JMP X BAN X(负则转) A0为累加器符号位 9.19.1 4. 三类指令的指令周期 取指周期执行周期 取指周期执行周期 取指周期执行周期 取指周期间址周期

4、执行周期 非访存 指令周期 直接访存 指令周期 间接访存 指令周期 转移 指令周期 9.19.1 取指周期间址周期执行周期间接转移 指令周期 四、中断周期 四、中断周期 程序断点存入 “ 0 ” 地址程序断点 进栈 0 MAR 1 W PC MDR MDR M ( MAR ) 向量地址 PC 0 EINT（置“0”）0 EINT（置“0”） 向量地址 PC MDR M ( MAR ) PC MDR 1 W 中断识别程序入口地址 M PC 9.19.1 ( SP ) 1 MAR 9.2 控制单元的功能 一、控制单元的外特性 指令寄存器 控制单元 CU 时钟 标志 CPU 内部的控制信号 到系统总

5、线的控制信号 来自系统总线的控制信号 系统总线 1. 输入信号 (1) 时钟 (2) 指令寄存器 (4) 外来信号 (3) 标志 CU 受时钟控制 控制信号 与操作码有关 OP ( IR ) CU CU 受标志控制 INTR 中断请求 HRQ 总线请求 一个时钟脉冲 发一个操作命令或一组需同时执行的操作命令 如 9.29.2 2. 输出信号 (1) CPU 内的各种控制信号 (2) 送至控制总线的信号 Ri Rj (PC) + 1 PC INTA HLDA 访存控制信号 访 IO/ 存储器的控制信号 读命令 写命令 中断响应信号 总线响应信号 MREQ IO/M RD WR ALU 、与、或

6、9.29.2 二、控制信号举例 PCIR AC CU 时钟 ALU 控制信号 标志 控制 信号 C0 C1 C2 C3 C4 取指周期 以 ADD X 为例 PCIR CU 9.29.2 1. 不采用 CPU 内部总线的方式 PCPCPC M D R M A R M D R M A R PCIR AC CU 时钟 ALU 控制信号 标志 控制 信号 M D R M A R 二、控制信号举例 1. 不采用 CPU 内部总线的方式 C1 C2 C3 C5 ADD X 间址周期 IR 9.29.2 M D R M D R M A R PCIR AC CU 时钟 ALU 控制信号 标志 控制 信号 M

7、 D R M A R 二、控制信号举例 1. 不采用 CPU 内部总线的方式 C1 C2 C5 ADD X 执行周期 C7 C6C8 AC ALU 控制 信号 9.29.2 M D R M A R M D R MDR MDR CU (1) ADD X 取指周期 PC CU 发读命令 1 R MDR OP（IR） （PC）+ 1 PC IR PC MAR AC Y ALU Z 控制信号 IRi IRi PCO PCO MARi MARi MDRO MDRO 数据线 数据线 控制信号 CPU 内 部 总 线 时钟 2. 采用 CPU 内部总线方式 地址线 地址线MAR MDR IR CU 9.29

8、.2 IR PCPC MDR MAR CU IR PCPC CU (2) ADD X 间址周期 MDR 1 R MDR 有效地址 Ad（IR） MDRO MDRO 数据线 数据线 时钟CU IR PC MAR MDR AC Y ALU Z 控制信号 控制信号 CPU 内 部 总 线 MDR IR MARi MARi 地址线 地址线MAR IRi IRi MAR MDR IR MDRMDR MDRO MDROMDROMDROMDRO 形式地址 MAR 9.29.2 CU 时钟CU IR PC MAR MDR AC Y ALU Z 控制信号 CPU 内 部 总 线 MDRO MDRO (3) AD

9、D X 执行周期 1 R MDR Z AC （AC）+（Y） MDR 控制信号 MAR MDR 地址线 地址线 数据线 数据线 MAR MDR Y MDRMDR MDRO MDROMDROMDROMDROMDROMDRO Yi Yi Y ALU AC ACO ACO ALUi ALUi ALUALU AC Z Z Z ZO ZO ACi ACi ACACACAC MARi MARi ALU AC 9.29.2 CU 三、多级时序系统 1. 机器周期 (1) 机器周期的概念 (2) 确定机器周期需考虑的因素 (3) 基准时间的确定 所有指令执行过程中的一个基准时间 每条指令的执行 步骤 每一步骤

10、 所需的 时间 以完成 最复杂 指令功能的时间 为准 以 访问一次存储器 的时间 为基准 若指令字长 = 存储字长取指周期 = 机器周期 9.29.2 2. 时钟周期（节拍、状态） 一个机器周期内可完成若干个微操作 每个微操作需一定的时间 时钟周期是控制计算机操作的最小单位时间 将一个机器周期分成若干个时间相等的 时间段（节拍、状态、时钟周期） 9.29.2 用时钟周期控制产生一个或几个微操作命令 CLK T0 T1 T2 T3 时钟周期 2. 时钟周期（节拍、状态） 机器周期机器周期 T0T1T2T3T0T1T2T3 9.29.2 3. 多级时序系统 机器周期、节拍（状态）组成多级时序系统

11、一个指令周期包含若干个机器周期 一个机器周期包含若干个时钟周期 CLK 机器周期 机器周期 机器周期 （取指令） （取有效地址） （执行指令） 指令周期 T0T1T2T3T0T1T2T3T0T1T2T3 机器周期机器周期 （取指令）（执行指令） 指令周期 T0T1T2T3T0T1T2 节拍 (状态) 节拍 (状态) 9.29.2 4. 机器速度与机器主频的关系 机器的 主频 f 越快 机器的 速度也越快 在机器周期所含时钟周期数 相同 的前提下， 两机 平均指令执行速度之比 等于 两机主频之比 机器速度 不仅与 主频有关 ，还与机器周期中所含 时钟周期（主频的倒数）数 以及指令周期中所含 的

12、机器周期数有关 9.29.2 MIPS1 MIPS2 = f1 f2 四、控制方式 产生不同微操作命令序列所用的时序控制方式 1. 同步控制方式 任一微操作均由 统一基准时标 的时序信号控制 CLK 机器周期机器周期机器周期 （取指令）（取有效地址）（执行指令） 指令周期 T0T1T2T3T0T1T2T3T0T1T2T3 (1) 采用 定长 的机器周期 以 最长 的 微操作序列 和 最繁 的微操作作为 标准 9.29.2 机器周期内 节拍数相同 (2) 采用不定长的机器周期 机器周期机器周期 （取指令）（执行指令） 指令周期 T0T1T2T3T0T1T2 节拍 (状态) 机器周期机器周期 （取

13、指令）（执行指令） T0T1T2T3T0T1T2T3TT 延长 9.29.2 机器周期内 节拍数不等 (3) 采用中央控制和局部控制相结合的方法 T0T1T2T3T0T1T2 中央控制节拍 T3T0T1 中央控制节拍 机器周期 执行周期 指令周期 取指周期 T0T1T2T3 9.29.2 局部控制的节拍宽度与 中央控制的节拍宽度一致 T*T*T* 局部控制节拍 2. 异步控制方式 无基准时标信号 无固定的周期节拍和严格的时钟同步 采用 应答方式 3. 联合控制方式 4. 人工控制方式 (1) Reset (2) 连续 和 单条 指令执行转换开关 (3) 符合停机开关 同步与异步相结合 9.29

14、.2 五、多级时序系统实例分析 1. 8085 的组成 9.29.2 A15A8 中断控制 AC(8)TR(8)FR(5)IR(8) IDAL（16） PC（16） SP（16） L（8 ） H（ 8） E（8 ） D （8 ） C（ 8） B （8 ） 指令译码 和 机器周期 编码 ALU 定时和控制 时钟控制状态 DMA复位ABR(8)ADBR(8) 8位内部数据总线 I/O控制 INTA INTR SIDSOD CLK ReadyRD WR ALEIO/MHLDAReset outAD7AD0 2. 8085 的外部引脚 (1) 地址和数据信号 (2) 定时和控制信号 (3) 存储器和

15、I/O 初始化 A15A8 AD7AD0 SID SOD 入 X1 X2 入 HOLD Ready 出 HLDA 出 CLK ALE S0 S1 IO/M RD WR 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 X1 X2 Reset out SOD SID Trap RST7.5 RST6.5 RST5.5 INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 VSS INTR VCC HOLD HLDA CLK(out) Rsest in Ready IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8 9.29.2 (4) 与中断有关的信号 (5) CPU 初始化 (6) 电源和地 出 INTA Trap 重新启动中断 入 INTR 入 R