数字信号处理大作业秋季小平讲解

《数字信号处理大作业秋季小平讲解》由会员分享，可在线阅读，更多相关《数字信号处理大作业秋季小平讲解（40页珍藏版）》请在金锄头文库上搜索。

1、DSP应用系统设计大作业 学 号： 姓 名： 日 期： 2014.12.21 指导教师： 冯小平 前两个题目在后边题目三题目要求：完成基于TigerSHARC系列DSP的专用处理器软硬件设计方案的分析和论证。应用领域不限，如雷达信号处理、通信信号处理、雷达侦察系统信号处理、通信侦察系统信号处理、图像处理等。设计方案应该包含以下内容：1） 任务特点和要求。介绍任务的基本要求、特点、目的、采用的关键技术等。2） 处理器技术指标及其实现方法分析。分析处理器的主要指标，以及保证技术指标实现的主要措施和途径。3） 处理器硬件设计方案。包括主要算法的运算量估计、处理时间估计、DSP选择（限TS101/TS

2、201）、系统组成、任务划分、系统硬件资源分配和实现技术方案。应给出详细的硬件系统原理框图，并且进行分析论证。对于单板卡系统，要求对系统中各DSP的内部存储器资源、中断、链路口、外部扩展接口（如ADC、DAC、FPGA）等进行详细的分析说明。对于多板卡系统，需要对板间连接方法进行分析说明。4） 处理器软件设计。软件设计包括以下主要内容：(1) 系统工作总流程及其分析说明。（2）主要算法的实现流程和分析说明。（3）各DSP的工作流程和分析说明。5） 主要模块程序。题目一编写利用FFT实现脉压的ADSP测试程序，DSP平台为TigerSHARC处理器，编程语言不限，完成脉压计算。(1) 波形数据的

3、采样频率为20MHz,信号的调频带宽110MHz可以选择，脉冲宽度20200us可以选择。(2) 将MATLAB中产生的零中频线性调频信号的波形数据，导入VDSP+中，利用软件的仿真功能，运行程序，并且观察结果。(3 )统计计算脉压前后脉冲宽度的变化，脉压的增益。(4) 比较不同窗函数对脉压输出脉冲幅度增益和时域宽度的影响。(5) 统计不同条件下的运行周期数。一、基本理论 随着现代技术的发展，对雷达的作用距离、分辨率和测量精度等性能指标提出了越来越高的要求。为了增加雷达系统的检测能力，要求增大雷达发射的平均功率。在峰值功率受限时，要求发射脉冲尽量宽，而为了提高系统的距离分辨率，又要求发射脉冲尽

4、量窄，提高雷达距离分辨率同增加检测能力是一对矛盾。作为现代雷达的重要技术，脉冲压缩有效地解决了雷达分辨率同平均功率间的矛盾，并在现代雷达中广泛应用。线性调频是最早和发展最充分的脉冲压缩技术。它通过对雷达载波频率进行调制以增加雷达的发射带宽并在接收时实现脉冲压缩。线性调频波形由宽度T=t2-t1的矩形发射脉冲组成，如图1-1(a)所示。载波频率f在脉冲宽度内按照作线性扫频变化，图1-1(b)所示。 t1 t2 时间 t1 t2 时间 图1-1(a) 图1-1(b) 雷达接收机中的脉冲压缩滤波器与发射波形相匹配，因此使接收机信号经历依赖于频率的延迟。如图1-2(a)所示，在色散延迟线的输出端，接收

5、信号中的低频分量比高频分量经历较长的延迟。将接收机设计成延迟跟频率成比例，比例因子为发射波形的负斜率（用时间频率表示）；即接收机构成一个与发射波形相匹配的滤波器。脉冲压缩滤波器的输出信号可用比发射包络更高而脉冲宽度更窄的包络来表征，如图1-2(b)所示。 图1-2(a) 图1-2(b) 对线性调频波形的解析式的讨论表明，脉冲压缩宽度由下式给出：其中，B为发射信号带宽，为输出脉冲- 4dB主瓣宽度。因此，脉冲压缩比由下式给定（其中T为发射信号时宽）：因为B为雷达发射信号带宽，所以TB被定义为系统的时间带宽乘积。脉冲压缩雷达的距离分辨力为(c为光速）：对于一般的线性调频信号，如果令载波信号频率f0

6、在脉冲宽度内按以下方式被线性调频：式中调频斜率由下式给出：则一个复的线性调频信号可以表示为：其中 为矩形包络，A为信号幅度，f0为信号载频。 线性调频信号的脉冲压缩是通过匹配滤波器实现的，根据匹配滤波理论，匹配滤波器频率特性为：K为比例因子，t0为与滤波器实现有关的一个时延。一般当TB30时，可以认为线性调频脉冲具有矩形振幅频谱。因此，其匹配滤波器也应具有矩形带通振幅特性。为了简化分析，在不改变所得结论正确的前提下，我们将高频带通系统等效为零中频低通系统。二、实现方案 根据时域卷积定理 用频域快速卷积法实现脉冲压缩其中S(n)为线性调频信号，h(n)为匹配滤波器，y(n)为脉压输出。三、程序实

7、现1、MATELAB仿真结果（1）线性调频信号（2）脉冲压缩结果2、DSP输入数据的产生下面的Matlab程序为DSP计算生成必要的数据，主要有Chirp信号数据，匹配滤波器系数及窗函数权值。% 为ADSP 程序提供输入数据：线性调频信号、理想匹配系数、加窗的理想匹配系数 %SLfm = SLfm,zeros(1,FFTNumber-Number);fid = fopen(E:PulseCompactSLfm.dat,wt); %线性调频信号（时域）for i = 1:FFTNumberfprintf(fid,%8.8e,n,real(SLfm(i);fprintf(fid,%8.8e,n,i

8、mag(SLfm(i);endfid = fopen(E:PulseCompactMatchCoeff_fft.dat,wt); %频域脉冲压缩系数for i = 1:FFTNumberfprintf(fid,%8.8e,n,real(MatchCoeff_fft(i);fprintf(fid,%8.8e,n,imag(MatchCoeff_fft(i);endfid = fopen(E:PulseCompactMatchCoeffHam_fft.dat,wt);%加哈明窗后的频域脉冲压缩系数for i = 1:FFTNumberfprintf(fid,%8.8e,n,real(MatchCo

9、effHam_fft(i);fprintf(fid,%8.8e,n,imag(MatchCoeffHam_fft(i);endfclose(fid);四、结果分析图三为零中频线性调频信号采样序列的频谱，见下图：（图三）图四为未加窗脉冲压缩结果，见图四：（图四）最大值附近的数据及主瓣附近数据图形：图五为匹配滤波器在时域内加哈明窗，进行脉冲压缩后的结果。（图五）最大值附近的数据及主瓣附近数据图形：图六为匹配滤波器在时域内加哈明窗，进行脉冲压缩后的结果最大值附近的数据及主瓣附近数据图形：最大值附近的数据及主瓣附近数据图形：统计结果分析见下表：第一副瓣主瓣峰值3db脉冲宽度未加窗-13.4db8004

10、个采样周期哈明窗-43.6db4327个采样周期布莱克曼窗-6.7db336.84个采样周期 运行周期统计： 采样点数N运行周期数2000816714800184192基于ADSP-TS101的雷达信号处理机实现一、 任务要求和特点1.背景知识广义信号处理的分支,其研究对象是海、陆、空用搜索、引导及跟踪等不同体制的雷达信号处理，利用相关、卷积、滤波、自适应滤波及恒虚警处理等方法从强杂波背景中分离出感兴趣目标的信息,即座标、速度、起伏特性及谱特性等参数，并利用这些特征来检测目标或引导动载工具正确接近预定目标。近代最先进的雷达信号处理技术主要用于军用雷达,在空中交通管制、导航及气象等民用领域。现代

11、雷达广泛采用了数字信号处理技术，用于实现脉冲压缩、动目标显示（MTI），动目标检测（MTD），恒虚警处理（CFAR）等功能。2.任务要求特点概述本文介绍的雷达信号处理机，采用ADI公司的DSP芯片TS101为主要信号处理器件，利用DSP软件编程完成信号处理算法的实现，可以在相同的硬件平台上实现不同的处理任务。特点是系统集成度高，体积小且功能强大。结构灵活，可以根据需求改变备量，具有较强的通用性和可扩展性。二、 处理器技术指标及其实现方法分析本文实现基于通用DSPTSl01的雷达信号处理机。该信号处理机主要由脉冲压缩(PC)，动目标检测(MTD)，自动角测量，恒虚警处理(CFAR)等几个模块组成

12、。具体实现方法与分析见三（处理器硬件设计方案）。三、 处理器硬件设计方案1. ADSP-TS101简介系统运算量及时间要求，信号处理板需采用多DSP并行处理的结构，为达到高速浮点处理能力、高数据吞吐率及大内存空间的要求，DSP芯片选用ADSP-T101，它是ADI公司的TigerSHARC数字信号处理器。它具有以下特点：（1）核时钟频率。TS101有两种型号，一种内部核时钟频率可以达到300MHz，即指令周期3.3ns。另一种内部核时钟频率可达250MHz，即指令周期4ns。（2）片内两个计算块X和Y。每个运算块有一个64bitALU，一个乘法器，一个64bit移位器和一个由32个寄存器构成的

13、寄存器组，可以执行定点和浮点的算术逻辑等通用运算。而SHARC DSP只有一个计算块，相比之下TS101具有更强的运算能力。（3）三条内部地址/数据总线。每条总线都连接到三个内部存储器块中的一个。三条总线都是128bit宽，可以在任何一个周期使用任意一条总线传送多达四条指令或四个对其的数据。这样TS101内核可以在任何一个周期并行访问三个存储块，一个取指令，两个访问数据。（4）有两个整数算术运算逻辑单元J-IALU和K-IALU。每个IALU都包含一个寄存器堆和8个专用的循环缓冲寄存器。两个IALU能提供更强大的地址产生能力和通用的整数操作。（5）有6M位的大容量片内SRAM。分为三个2M位的

14、存储块M0、M1和M2，每一个存储块都能够单独存储程序、数据或同时存储程序和数据。（6）DMA控制器。其拥有14个DMA通道，提供了在处理器核不干预条件下的零开销数据传送。（7）SDRAM控制器。SDRAM的地址、数据引脚可以与TigerSHARC的直接相连。另外，TigerSHARC提供专用的寻址空间来支持SDRAM。（8）4个链路口。其支持点对点的高贷款数据传送，通过单个链路口可以以250Mbytes/s的速率进行数据传输。四个链路口为处理器与处理器之间的通讯提供了一个良好的途径，总吞吐量多达每秒1Gbytes。（9）多处理器特性。当单个DSP芯片组成的系统不能满足处理要求时，TS101通过外部口或者链路口与其它TS101相连构成多处理器系统。TS101的外部总线支持多达8个DSP外加Host处理器的并行总线连接。在构成多处理器系统时，处理器之间无论是采用共享总线方式，还是采用链路口相连方式，都不需要任何外加控制，实现无缝连接，在并行总线上可以以800Mbytes