《微处理器原理及应用---第二章 80x86微处理器教材》由会员分享，可在线阅读，更多相关《微处理器原理及应用---第二章 80x86微处理器教材（87页珍藏版）》请在金锄头文库上搜索。
1、第二章 80x86微处理器 2.1 微处理器的发展 1、 8086 2、 80286 3、 80386 4、 80486 5、 Pentium（奔腾） 6、 Pentium Pro （高能奔腾） 7、 Pentium II 8、 Pentium III 9、 Pentium 10、Pentium D与Pentium XE双核处理器 11、Itanium(安腾) 12、 Core Duo(酷睿处理器),2.2 8086微处理器 2.2.1 8086CPU内部功能结构 编程结构： 就是指从程序员和使用者的角度应该看到的结构。 这种结构与CPU内部的物理结构和实际布局是有区别的 从功能上分：总线接口
2、部件BIU（Bus Interface Unit） 执行部件EU（Execution Unit）。,1、总线接口部件（BIU） 总线接口部件的功能：与CPU外部（存储器、IO端口）传送 指令代码或数据。 CPU执行指令的工作分为两个阶段：取指令和执行指令过程。 (1) BIU的组成 4个16位的段地址寄存器(CS、DS、ES、SS)、16位的指令指 针寄存器 IP、20位的地址加法器、6字节的指令队列缓冲器、16位的内部暂存器和总线逻辑控制器 (2) BIU各部件的作用,1） 段地址寄存器 CS：16位代码段寄存器，寄存程序代码段首地址的高16位。 DS：16位数据段寄存器，寄存数据段首地址的
3、高16位。 ES：16位扩展段寄存器，寄存另一个数据段首地址的高16位。 SS：16位堆栈段寄存器，寄存堆栈区数据段首地址的高16位。 2） 16位的指令指针寄存器 IP：指出当前指令在程序代码段中的16位偏移量。 3） 20位的地址加法器：用来产生20位物理地址。 段基址：段寄存器提供的16位信息,左移4位。 偏移地址：EU提供的16位信息或者IP提供的16位信息。 4） 6字节的指令队列缓冲器：用来存放预取指令的指令队列。 5）16位的内部暂存器：暂存输入/输出信息的寄存器。 6）总线逻辑控制器：以逻辑控制方式实现总线上的信息传送，如信息分时传送等。,2、执行部件EU 执行部件的功能就是负
4、责指令的执行。 (1) EU的组成： 执行部件由4个通用寄存器（AX、BX、CX、DX）、4个专用寄存器（BP、SP、SI、DI）、算术逻辑单元、EU控制器和标志寄存器组成。 (2) EU各部件的作用 1） 4个通用寄存器 AX：16位的累加器 BX：16位的基数寄存器 CX：16位的计数寄存器 DX：16位的数据寄存器,2）4个专用寄存器 BP：16位的基数指针寄存器 SP：16位的堆栈指针寄存器 堆栈：一组寄存器或一个存储区域，用来存放调用子程序或 响应中断时的主程序断点地址，以及暂存其它寄存 器的内容。 当信息存入堆栈或从堆栈中取出信息时，都必须严格按照“先进后出”的规则进行。 SI：1
5、6位的源变址寄存器 DI：16位的目的变址寄存器 3）算术逻辑部件ALU 功能有两个：一是进行算术逻辑运算，二是按指令的寻址 方式计算出所寻址的16位偏移地址。 4）EU控制器：执行指令的控制电路，实现从队列中取指令、 译码、产生控制信号等。,5）标志寄存器：16位状态标志寄存器（7位未用）存放操作后的状 态特征和人为设置的控制标志。 所用的各位含义如下： 这些标志可分两类：状态标志，控制标志。 它们的作用详见表2-1,表2-1 8086标志的作用,例2.1 计算机在进行 1234H+5678H 运算后，试求状态标志SF、ZF、PF、CF、AF、OF 的值。 0001 0010 0011 01
6、00 十 0101 0110 0111 1000 0110 1000 1010 1100 SF=0：运算结果的最高位为0； ZF=0：运算结果本身不为0； PF=1：运算结果低8位所含1的个数为4个，是偶数个1； CF=0：最高位没有产生进位； AF=0：第3位没有往第4位产生进位； OF=0：次高位没有往最高位产生进位，最高位往前也没有进位,例2.2 计算机在进行 6789H-1234H 运算后，试求状态标志SF、ZF、PF、CF、AF、OF 的值。 补码运算的结果。 0110 0111 1000 1001 1110 1101 1100 1100 1 0101 0101 0101 0101
7、SF=0：运算结果的最高位为0； ZF=0：运算结果本身不为0； PF=1：运算结果低8位所含1的个数为4个，是偶数个1； CF=0：虽然最高位产生了进位，但这是与被减数的补码相加，其借 位CF应是进位的反码，所以无借位； AF=0：与CF类似，第3位没有向第4位产生借位； OF=0：次高位向最高位产生进位，最高位向前也产生了进位，所以 无溢出；,2.2.2 8086CPU 内部流水线管理工作原理 1）当指令队列为空时，这种情况一般发生在程序刚开始执行或刚执行了跳转指令（转移指令、调用指令和返回指令）。 这时EU等待BIU提取指令，BIU会从存储器中把要执行的那个程序段指令装入指令队列中 2）
8、当指令队列不空时，这时EU和BIU独立工作，EU负责从指令队列前部取出指令代码，并进行译码和执行；BIU负责从存储器中把指令取到指令队列中，直到指令队列满为止。 3）当指令队列已满且 EU又无访问请求时，BIU便进入空闲状态。,4）当指令队列出现2个空字节时，BIU又会自动地从存储器中把后面的指令装满指令队列。 5）当EU执行特殊指令时，这有两种情况：一是EU在执行指令过程中必须进行外部（存储器或IO端口)访问，这时EU请求BIU去做外部访问，如果BIU 正好处于空闲状态，则立即响应 EU的请求，如果BIU正在取指过程中，则BIU在完成当前取指令的操作后再去响应EU的请求；二是EU执行跳转指令
9、，这时，指令队列中已装入的指令字节就不再有用，则指令队列被自动清空。,2.2.3 8086CPU 的存储器组织 地址空间：1MB (20位) 逻辑段：最大64kB,CS,DS,ES,SS。浮动、连续、分开 重叠。 1、 存储器分段和段寄存器 段首址：各逻辑段的第一个单元的地址。 段基址：段首址的高16位。 段基址根据段的性质存放在相应的段寄存器DS、ES、SS或CS中。 偏移地址：段内存储单元距离段首地址的偏移量。 段基址和偏移地址都是无符号的16位二进制数，这两部分构成了存储单元的逻辑地址。,图2-3 存储器的逻辑分段,采用分段结构的存储器中，任何一个20位物理地址都是由它的逻辑地址变换得到
10、的： 物理地址 = 段基址16偏移地址,2、 存储器组织 8086的1MB存储器，分成了两个 512KB存储区，分别叫奇地址区（奇区）和偶地址区（偶区）。,字节分为奇字节和偶字节。 字分为奇字、偶字。 对于奇字节、偶字节、奇字、偶字的读写操作，奇字节、偶字节和偶字操作均可用一个总线周期完成，而奇字操作需二个总线周期，分别用奇字节和偶字节操作来完成。 其过程是通过A0、BHE（8086CPU的两条引脚）信号的配合来实现的，见表2-2,表2-2 BHE 、A0代码表示的相应操作,2.2.4 8086CPU总线周期的概念 BIU通过系统总线完成对外界（存储器或I/O端口）的一次访问所需的时间称作一个
11、总线周期。 在计算机中时间的最小单位是时钟周期（一个时钟脉冲的时间长度）。 在8086CPU中，一个最基本的总线周期由4个时钟周期组成。 4个时钟周期分别称为4个状态，即T1状态、T2状态、T3状态和T4状态。除了上述四个状态外，还有等待状态Tw和空闲状态TI。,图2-7 典型的8086总线周期序列,表2-3总线周期各状态的作用,2.2.5 8086CPU的引脚信号及工作模式 最小模式：在系统中只有一个8086处理器。 最大模式：在系统中有两个或两个以上的处理器 1、8086CPU的引脚信号,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20,
12、VCC（+5v） AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD ( RQ/GT0) HLDA ( RQ/GT1) WR ( LOCK) M/IO ( S2) DT/R ( S1) DEN ( S0) ALE ( QS0) INTA ( QS1) TEST READY RESET,图2-8 8086CPU的引脚信号排列,1、最小模式140脚的功能定义 最小模式下各引脚信号可分为三类：双向引脚信号、输入引脚信号和输出引脚信号，它们的功能见表2-4。,表2-4 最小模式方式下CPU引脚的功能,1、最大模式2431脚的功能定义 在最大模式下
13、2431脚的功能不同于最小模式，重新定义的情况见图2-8括号中的说明，这8条引脚的功能见表2-5。在最大模式下，许多总线控制信号是通过总线控制器8288产生的。,表2-5最大模式2431脚的功能,表2.6 S2 S0 对应的总线周期及8288的控制命令,表2.7 QS1、QS0与队列状态,2、8086 CPU工作模式的典型配置 图2-9是最小模式下的典型配置,图2-9 8086最小模式下的典型配置,图2-10是最大模式下的典型配置,图2-10 8086最大模式下的典型配置,2.2.6 8086CPU的操作时序 操作时序可分为：系统复位和启动操作、暂停操作、空操作、 总线读操作、总线写操作、中断
14、操作、总线保持。 1、系统复位和启动操作,图2-11 8086CPU的复位操作时序,2、暂停操作 3、总线空操作 4、总线读操作 总线读操作分两种：最小模式下的总线读操作 最大模式下的总线读操作,图2-12 最小模式的总线读操作时序,在各状态下8086CPU的总线需要完成相应的操作，见表2-8,表2-8 最小模式下总线读操作,5、总线写操作 总线写操作是指CPU把数据写入到存储器或IO端口。,图2-13 最小模式的总线写操作时序,在各状态下8086CPU的总线需要完成相应的操作，见表2-9,表2-9 最小模式下总线写操作,2.3 80286微处理器 2.3.1 80286 CPU的主要性能 1
15、、80286是一种先进的16位微处理器 2、80286 CPU有两种工作方式 （1）实地址方式 （2）保护虚地址方式 3、具有存储器管理和保护机构 4、兼容性好,2.3.2 80286 CPU的功能结构 组成：执行部件EU、地址部件AU、 指令部件IU和总线接口部件BIU 1、总线接口部件BIU 组成：协处理器接口、地址锁存驱动器、总线控制器、数据收 发器、预取器和6字节的预取队列。 主要作用：处理CPU和系统总线之间的所有通信和数据传输。 2、指令部件IU 组成：指令部件IU由指令译码器和已译码指令队列 主要作用：把指令字节从预取队列中取出，送入指令译码器。,3、执行部件EU 组成：算术逻辑
16、部件ALU、标志寄存器、通用寄存器阵列和控 制电路等。 主要作用：EU中的控制电路根据已译码指令的69位内部码产生执行指令所需的控制电位序列，实现对其它部件的控制，完成指令的执行，并根据操作结果影响标志寄存器的标志位。 4、地址部件AU 组成：地址部件AU由段描述符高速缓冲存储器、物理地址加法 器、偏移地址加法器和段寄存器等。如图2-14所示 主要作用：在实地址方式下将段基址与偏移地址组合起来形成 20位物理地址。,2.3.3 80286 CPU的寄存器 1、新增标志位 80286CPU新增了两类标志，占用三个标志位。 （1）IO特权级标志 该标志占用两位二进制位（位12、13），四个状态，用来确定需
