数字频率计课程设计报告讲解

上传人:我** 文档编号:112813437 上传时间:2019-11-07 格式:DOC 页数:14 大小:9.72MB
返回 下载 相关 举报
数字频率计课程设计报告讲解_第1页
第1页 / 共14页
数字频率计课程设计报告讲解_第2页
第2页 / 共14页
数字频率计课程设计报告讲解_第3页
第3页 / 共14页
数字频率计课程设计报告讲解_第4页
第4页 / 共14页
数字频率计课程设计报告讲解_第5页
第5页 / 共14页
点击查看更多>>
资源描述

《数字频率计课程设计报告讲解》由会员分享,可在线阅读,更多相关《数字频率计课程设计报告讲解(14页珍藏版)》请在金锄头文库上搜索。

1、 数电课程设计实验报告 学院: 机械与电子工程学院 班级: 1521501 姓名: 熊伟 学号: 201520150122 指导老师:冯林、刘琦 201611.18课程设计报告一、设计题目 数字频率计设计二、设计任务频率计又称为频率计数器,是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为:当被测信号在特定时间段T内的周期个数为N时,则被测信号的频率f=N/T。用中小规模数字集成电路和半导体显示器件实现以下技术指标:频率测量范围:109999Hz输入电压幅度:300mV3V输入信号波形:任意周期信号显示位数: 4位电源: 220V50Hz三、设计要求1. 系统工作原理说明;2

2、. 画出系统电路原理图;3. 对所设计的电路全部或部分进行仿真,使之达到设计任务要求;4. 写出设计说明书。 目录0综述21 方案论证42 原理及技术指标53 单元电路设计及参数计算73.1时基电路73.2逻辑控制电路83.3计数器93.4锁存器113.5译码电路12 3.6设计总图134设计小结134.1 设计任务完成情况134.2 问题及改进144.3 心得体会14 摘要 数字频率计是一种用十进制数字,显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号,方波信号以及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中,由于其使用十进制数显示,测量迅速,显示直

3、观,所以经常要用到数字频率计。 频率测量中直接测量的数字频率计主要由四个部分构成:时基(T)电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中,被测周期信号在输入电路中经过放大、整形、微分操作之后形成方波信号,加到与非门的另一个输入端上.该与非门起到主阀门的作用,在与非门第二个人输入端上加阀门控制信号,控制信号为低电平时阀门关闭,无信号进入计数器;控制信号为高电频时,阀门开启整形后的信号进入计数器,若阀门控制信号取1s,则在阀门时间1s内计数器得到的脉冲数N就是被测信号的频率1 方案论证数字频率计的主要功能是测量周期信号的频率。频率是单位时间( 1S )内信号发生周期变化的次数。如

4、果我们能在给定的 1S 时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间,同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号,然后通过计数器计算这一段时间间隔内的脉冲个数,将其换算后显示出来。这就是数字频率计的基本原理。信号的频率就是信号在单位时间内所产生的脉冲个数,其表达式为f=N/T,其中f为被测信号的频率,N为计数器所累计的脉冲个数,T为产生N个脉冲所需的时间。计数器所记录的结果,就是被测信号的频率。如在1s内记录1000个脉冲,则被测信号的频率为1000HZ。2 原理及技术指标交流电信号或脉冲信号的频率是指单位时间内

5、产生的电振动的次数或脉冲个数。用数学模型可表示为:f=Error! No bookmark name given.式中f为频率。N为电振动次数或脉冲数。T为产生N次电振动或脉冲所需要的时间。第一步把各种被测信号通过放大整形电路,使其成为规矩的数字信号实现频率测量的另一必备环节是时基电路。时基电路就是产生时间标准信号的电路装置。通常要求精确稳定,所以采用1MHz或5MHz石英晶体振荡器做成标准时间信号发生器。一般计数器则采用十位计数器,N进制的计数器也就是N分频器,其N进位信号也可作为N分频信号。如图2.1所示为数字频率计系统原理总框图,被测量信号经过放大与整形电路传入十进制计数器,变成矩形波信

6、号,此时数字频率计与被测信号的频率相同,时基电路提供标准时间基准信号,此时利用所获得的基准信号来触发控制电路,进而得到一定宽度的闸门信号,计数时1S内,闸门开通,被测量的脉冲信号通过闸门,其计数器开始计数,当1s至1.25S闸门关闭,停止计数,所得的数字N就是其频率.逻辑控制电路数码显示器译码器锁存器计数器闸门电路放大与整形电路时基电路VX图2.1数字频率计系统原理方框图 逻辑控制电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入,使计数器显示的数字停留一段时间,以便观测和读取数据。简而言之,控制电路就是通过循环打开主控门计数,关上主控门显示,然后清零,这个过程来完成频率的计数。控

7、制电路如图2.1.b所示. 图2.2 逻辑控制电路3 单元电路设计3.1时基电路用于获得稳定的时间基准信号,以此来控制主控门的开启时间,电路见 如下 图3.1 时基电路 本设计中采取用555定时器组成的多谐振荡器如图3.1所示。接通电源后,电容被充电,当上升到时,使为低电平,同时放电三极管T导通,此时电容C通过和T放电,下降。当下降到时,翻转为高电平。电容器C放电所需的时间为当放电结束时,T截止,将通过、向电容C充电,由上升到所需的时间为当上升到时,电路又翻转为低电平。如此周而复始,于是在电路的输出端就得到一个周期性的矩形波。其振荡频率为3.2逻辑控制电路控制电路需要控制几个模块。包括计数电路

8、,锁存电路,和译码显示电路。通过产生控制信号控制所要控制的模块,同时会产生清零信号和锁存信号,使显示器显示的测量结果稳定.辑控制电路的作用主要是控制主控门的开启和关闭,同时也控制整机逻辑关系。本次设计采用74LS123N组成逻辑控制电路,先启动脉冲置成1,其余触发器置成0,此时时基电路传入脉冲,控制电路开始工作。被测信号通过闸门进入计数电路,于是计数器译码器开始计数,记下所测信号频率值。当控制电路转为其他状态时,闸门关闭,计数器停止工作,数码管继续显示所测频率值。直到有一次循环,计数器清零,数码管显示消失,到此为止,频率计完成一次测量。脉冲信号可由两个单稳态触发器74LS123N产生,它们的脉

9、冲宽度由电路的时间常数决定。由74LS123N的功能得出,当1、触发脉冲从1A端输入时,在触发脉冲的负跳变作用下,输出端可获得一负脉冲,其波形关系正好满足图2.2所示的波形和的要求,手动复位开关S按下时,计数器清零。逻辑控制电路如图3.2所示: 逻辑控制电路图3.23.3计数器为了提高计数速度,可采用同步计数器。采用4个74LS90D二-五-十进制计数器,该芯片无需额外的元器件就可实现十进制计数,所以首选。计数器依次从个位开始计数,向上为发出进位信号而是高位开始计数。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端,在每次时钟脉冲沿到来之前,根据当前计数器状态,利用逻辑控制电路,

10、准备好适当的条件。当计数脉冲沿到来时,所有应翻转的触发器同时翻转,同时也使用所有应保持原状的触发器不该变状态。被测信号经整形后变为脉冲信号(矩形波或者方波),送入闸门电路,等待时基信号的到来。时基信号由石英晶体多谐振荡器电路产生,经整形分频后,产生一个标准的时基信号,作为闸门开通的基准时间。被测信号通过闸门,作为计数器的时钟信号,计数器即开始记录时钟的个数,被测信号由闸门开通送入计数器,记录所测信号频率值传入译码显示电路中,显示器显示测得频率值;待闸门关闭,计数器停止工作;电路则继续工作进行下次循环,计数器清零,显示器数值消失,频率计完成一次测量。3.4锁存器锁存器是构成各种时序电路的存储单元

11、电路,其具有0和1两种稳定状态,一旦状态被确定,就能自行保持,锁存器是一种脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变状态。在确定的时间内(1s),计数器的计数结果必须经锁定后才能获得稳定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,送显示译码器.锁存器可以采用8位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件.在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制,将测量的数据寄存起来,送入译码显示器。锁存器可以采用一般的8位并行输入寄存器。 此电路采用74LS273N锁存器,其作用是将计数器在1s结束时锁记得

12、的数进行锁存,使显示器上能稳定地显示此时计数器的值。当1s计数结束时,通过逻辑电路产生信号送入锁存器,将此时计数的值送入译码显示器。选用两个8位锁存器74LS273N可以完成上计数功能。当时钟脉冲CP的正跳变来到时,锁存器的输入等于输入,即Q=D,从而将计数器的输出值送到锁存器的输出端正脉冲结束后,无论D为何值,输出端Q的状态仍保持原来的状态的Q不变。所以在计数期间内,计数器的输出不会送到译码显示器。 锁存器芯片3.5译码电路在闸门电路导通的情况下,开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后,此时要使数码管显示计数完成后的数字。采用七段共阳数码管显示,译码显示

13、器的作用是把计数器产生的十进制数转化成能驱动数码管正常显示的段信号,从而获得数字显示图3.5 3.5数码管显示及其控制电路3.6设计总图4设计小结4.1 设计任务完成情况通过为期一周的课程设计,我对于数字频率计的组成与功用有了了解与掌握,并且对于数字频率计的个部分电路有了各设计的方案进行了论证与设计。在设计频率计的电路过程中对于逻辑控制电路有了更深一步的认识,了解并掌握了芯片74LS123N的功能与连接,并且对于译码显示器、计数器与锁存器的工作有了认识与了解。4.2 问题及改进连接好电路以后,发现没反应,然后通过对照电路图进行检查修改,用万用表测所有元器件接口电压,一步一步改进。当闸门导通时,时基信号通过闸门到达计数电路计数。由于闸门导通时间与被测信号周期相同,则可根据计数器计数值和时基信号的周期算出被测信号的周期T。T=1S*计数器计数值,所测频率可直接表示为所测信号频率.4.3 心得体会因为是第一次做课程设计,在拿到题目时,很茫然不知如何下手。后来通过广泛查阅相关资料还有和同组同学的讨论,总算找到了方向。课程设计实践不单是将所学的知识应用于实

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号