《计算机组成原理第六章第5讲host总线和pci总线概要》由会员分享，可在线阅读，更多相关《计算机组成原理第六章第5讲host总线和pci总线概要（18页珍藏版）》请在金锄头文库上搜索。
1、HOST总线和PCI总线 2 6.5 HOST总线和PCI总线 一、多总线结构 如图，典型的多总线结构框图。实际上，这 也是高档PC机和服务器的主板总线框图。 3 6.5 HOST总线和PCI总线 HOST总线：该总线有CPU总线、系统总线 、主存总线、前端总线等多种名称，各自 反映了总线功能的一个方面。这里称“宿主” 总线，也许更全面，因为HOST总线不仅连 接主存，还可以连接多个CPU。 HOST总线：连接“北桥”芯片与CPU之间的 信息通路，它是一个64位数据线和32位地 址线的同步总线。32位的地址线可支持处 理器4GB的存储寻址空间。总线上还接有 L2级cache，主存与cache控
2、制器芯片。后 者用来管理CPU对主存和cache的存取操作 。CPU拥有HOST总线的控制权，但在必要 情况下可放弃总线控制权。 4 6.5 HOST总线和PCI总线 PCI总线：连接各种高速的PCI设备。PCI是一个与处理器 无关的高速外围总线，又是至关重要的层间总线。它采用 同步时序协议和集中式仲裁策略，并具有自动配置能力。 PCI设备可以是主设备，也可以是从设备，或兼而有之。 在PCI设备中不存在DMA（直接存储器传送）的概念，这 是因为PCI总线支持无限的猝发式传送。这样，传统总线 上用DMA方式工作的设备移植到PCI总线上时，采用主设 备工作方式即可。系统中允许有多条PCI总线，它们
3、可以 使用HOST桥与HOST总线相连，也可使用PCI/PCI桥与已 和HOST总线相连的PCI总线相连，从而得以扩充PCI总线 负载能力。 LAGACY总线：可以是ISA，EISA，MCA等这类性能较低 的传统总线，以便充分利用市场上丰富的适配器卡，支持 中、低速I/O设备。 5 6.5 HOST总线和PCI总线 在PCI总线体系结构中有三种桥。其中 HOST桥又是PCI总线控制器，含有中央仲 裁器。桥起着重要的作用，它连接两条总 线，使彼此间相互通信。桥又是一个总线 转换部件，可以把一条总线的地址空间映 射到另一条总线的地址空间上，从而使系 统中任意一个总线主设备都能看到同样的 一份地址表
4、。 桥本身的结构可以十分简单，如只有信号 缓冲能力和信号电平转换逻辑，也可以相 当复杂，如有规程转换、数据快存、装拆 数据等。 6 6.5 HOST总线和PCI总线 二、 PCI总线信号线 PCI总线的基本传输机制是猝发式传送，利 用桥可以实现总线间的猝发式传送。写操 作时，桥把上层总线的写周期先缓存起来 ，以后的时间再在下层总线上生成写周期 ，即延迟写。读操作时，桥可早于上层总 线，直接在下层总线上进行预读。无论延 迟写和预读，桥的作用可使所有的存取都 按CPU的需要出现在总线上。 7 6.5 HOST总线和PCI总线 PCI总线信号线 必要引脚控设备49条 目标设备 47条 可选引脚51条
5、（主要用于64位扩展、中 断 请求、高速缓存支持等） 总引脚数120条（包含电源、地、保留 引 脚等） 8 6.5 HOST总线和PCI总线 三、总线周期类型 PCI总线周期由当前被授权的主设备发起。 PCI支持任何主设备和从设备之间点到点的 对等访问，也支持某些主设备的广播读写 。 l存储器读/写总线周期 l存储器写和使无效周期 l特殊周期 l配置读/写周期 9 6.5 HOST总线和PCI总线 四、总线周期操作 10 6.5 HOST总线和PCI总线 PCI总线周期的操作过程有如下特点： （1）采用同步时序协议。总线时钟周期以上跳沿开始，半个周期高电平，半个周期 低电平。总线上所有事件，即
6、信号电平转换出现在时钟信号的下跳沿时刻，而对 信号的采样出现在时钟信号的上跳沿时刻。 （2）总线周期由被授权的主方启动，以帧FRAME#信号变为有效来指示一个总线周 期的开始。 （3）一个总线周期由一个地址期和一个或多个数据期组成。在地址期内除给出目标 地址外，还在C/BE#线上给出总线命令以指明总线周期类型。 （4）地址期为一个总线时钟周期，一个数据期在没有等待状态下也是一个时钟周期 。一次数据传送是在挂钩信号IRDY#和TRDY#都有效情况下完成，任一信号无效 （在时钟上跳沿被对方采样到），都将加入等待状态。 （5）总线周期长度由主方确定。在总线周期期间FRAME#持续有效，但在最后一个
7、数据期开始前撤除。即以FRAME#无效后，IRDY#也变为无效的时刻表明一个总 线周期结束。由此可见，PCI的数据传送以猝发式传送为基本机制，单一数据传送 反而成为猝发式传送的一个特例。并且PCI具有无限制的猝发能力，猝发长度由主 方确定，没有对猝发长度加以固定限制。 （6）主方启动一个总线周期时要求目标方确认。即在FRAME#变为有效和目标地址 送上AD线后，目标方在延迟一个时钟周期后必须以DEVSEL#信号有效予以响应 。否则，主设备中止总线周期。 （7）主方结束一个总线周期时不要求目标方确认。目标方采样到FRAME#信号已变 为无效时，即知道下一数据传送是最后一个数据期。目标方传输速度跟
8、不上主方 速度，可用TRDY#无效通知主方加入等待状态时钟周期。当目标方出现故障不能 进行传输时，以STOP#信号有效通知主方中止总线周期。 11 6.5 HOST总线和PCI总线 五、总线仲裁 PCI总线采用集中式仲裁方式，每个PCI主 设备都有独立的REQ#（总线请求）和 GNT#（总线授权）两条信号线与中央仲裁 器相连。由中央仲裁器根据一定的算法对 各主设备的申请进行仲裁，决定把总线使 用权授予谁。但PCI标准并没有规定仲裁算 法。 12 6.6 InfiniBand标准 13 6.6 InfiniBand标准 返回 14 本 章 小 结 总线是构成计算机系统的互联机构，是多个系 统功能
9、部件之间进行数据传送的公共通道，并 在争用资源的基础上进行工作。 总线有物理特性、功能特性、电气特性、机械 特性，因此必须标准化。 微型计算机系统的标准总线从ISA总线（16位 ，带宽8MB/s）发展到EISA总线（32位，带 宽33.3MB/s）和VESA总线（32位，带宽 132MB/s），又进一步发展到PCI总线（64位 ，带宽264MB/s）。 衡量总线性能的重要指标是总线带宽，它定义 为总线本身所能达到的最高传输速率。 返回 15 本 章 小 结 当代流行的标准总线追求与结构、CPU、技术无关的开发标准。 其总线内部结构包含： 数据传送总线（由地址线、数据线、控制线组成）； 仲裁总线
10、； 中断和同步总线； 公用线（电源、地线、时钟、复位等信号线）。 计算机系统中，根据应用条件和硬件资源不同，信息的传输方式 可采用： 并行传送； 串行传送； 复用传送。 返回 16 本 章 小 结 各种外围设备必须通过I/O接口与总线相连。I/O接口是指CPU 、主存、外围设备之间通过总线进行连接的逻辑部件。接口部 件在它动态联结的两个功能部件间起着缓冲器和转换器的作用 ，以便实现彼此之间的信息传送。 总线仲裁是总线系统的核心问题之一。为了解决多个主设备同 时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采 用优先级策略或公平策略，选择其中一个主设备作为总线的下 一次主方，接管总线控制权。
11、按照总线仲裁电路的位置不同: l集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功 能模块的总线请求，按优先原则或公平原则。 l分布式仲裁。分布式仲裁不需要中央仲裁器，每个功能模块 都有自己的仲裁号和仲裁器。 返回 17 本 章 小 结 总线定时是总线系统的又一核心问题之一。为 了同步主方、从方的操作，必须制订定时协议 ，通常采用同步定时与异步定时两种方式 l在同步定时协议中，事件出现在总线上的时刻由总线 时钟信号来确定，总线周期的长度是固定的。 l在异步定时协议中，后一事件出现在总线上的时刻取 决于前一事件的出现，即建立在应答式或互锁机制基 础上，不需要统一的公共时钟信号。 l在异步定时中
12、，总线周期的长度是可变的。当代的总 线标准大都能支持以下数据传送模式：读/写操作 ；块传送操作；写后读、读修改写操作；广播 、广集操作。 返回 18 本 章 小 结 PCI总线是当前实用的总线，是一个高带宽且 与处理器无关的标准总线，又是重要的层次总 线。它采用同步定时协议和集中式仲裁策略， 并具有自动配置能力。PCI适合于低成本的小 系统，因此在微型机系统中得到了广泛的应用 。 InfiniBand标准，瞄准了高端服务器市场的 最新I/O规范，它是一种基于开关的体系结构 ，可连接多达64000个服务器、存储系统、网 络设备，能替代当前服务器中的PCI总线，数 据传输率高达30GB/s。因此适合于高成本的 较大规模计算机系统。 返回
