《计算机组成原理第八章cpu结构与功能概要》由会员分享，可在线阅读，更多相关《计算机组成原理第八章cpu结构与功能概要（53页珍藏版）》请在金锄头文库上搜索。
1、第章 CPU 的结构和功能,8.4 中断系统,8.1 CPU 概述,一、 CPU 功能,取指令,分析指令,执行指令，发出各种操作命令,控制程序输入及结果的输出,总线管理,处理异常情况和特殊请求,1. 控制器功能,2. 运算器功能,实现算术运算和逻辑运算,指令控制,操作控制,时间控制,数据加工,处理中断,二、CPU 结构,PC IR,ALU 寄存器,中断系统,CU 时序电路,1. 用户可见寄存器,(1) 通用寄存器,三、 CPU 寄存器,存放操作数，地址,可作 某种寻址方式所需的 专用寄存器,(2) 数据寄存器,存放操作数（满足各种数据类型）,(3) 地址寄存器,存放地址，其位数应满足最大的地址
2、范围,段基值 栈指针,(4) 条件寄存器,存放条件码，可作程序分支的依据,如 正、负、零、溢出、进位等,2. 控制寄存器,MAR, MDR, PC, IR,PC,控制 CPU 操作,MAR、MDR、IR 用户不可见,PC 用户可见,MAR,M,MDR,IR,控制单元 CU,时钟,标志,CPU 内部的控制信号,到系统总线的控制信号,来自系统总线的控制信号,系统总线,8.2 控制单元 CU,一、控制器结构,1. 输入信号,(1) 时钟,(2) 指令寄存器,(4) 外来信号,(3) 标志,CU 受时钟控制,控制信号 与操作码有关,CU 受标志控制,INTR 中断请求,HRQ 总线请求,如,2. 输出
3、信号,(1) CPU 内的各种控制信号,(2) 送至控制总线的信号,INTA,HLDA,访存控制信号,访 IO/ 存储器的控制信号,读命令,写命令,中断响应信号,总线响应信号,二、指令工作周期,取指周期,间址周期,执行周期,中断周期,控制单元具有发出各种微操作命令序列的功能。,（1）指令的指令周期不同,NOP JMP X,ADD mem,MUL mem,（2）具有间接寻址的指令周期,（3）带有中断周期的指令周期,（4）指令周期流程,取指周期,执行周期,间址周期,中断周期,1、取指周期,2、间址周期,PC,3、执行周期,(1) 非访存指令,例：CLA 清A,(2) 访存指令,ADD X,例：加法
4、指令,4、中断周期,程序断点 进栈,三、控制信号工作过程,PC,IR,AC,CU,时钟,ALU,控制信号,标志,控制 信号,取指周期,ADD X,PC,IR,CU,1. 不采用 CPU 内部总线的方式,PC,PC,PC,M D R,M A R,M D R,M A R,ADD X 间址周期,M D R,M D R,M A R,ADD X 执行周期,AC,ALU,M D R,M A R,M D R,(1) ADD X 取指周期,PC,MDR,OP（IR）,控制信号,控制信号,2. 采用 CPU 内部总线方式,MAR,MDR,IR,CU,(2) ADD X 间址周期,MDR,MDR,MDR,IR,M
5、AR,(3) ADD X 执行周期,MDR,Z,AC,（AC）+（Y）,MAR,MDR,Y,ALU,AC,Z,ALU,四、控制单元 CU设计,1. CU产生全部指令的微操作命令序列,组合逻辑控制器 采用组合逻辑技术来实现控制操作，把控制部件看成是产生专门固定时序控制信号的逻辑电路， 电路由门电路和触发器构成的复杂逻辑网络。硬件电路复杂。不易扩充指令和功能。,微程序控制器 将机器指令编写一个微程序，每个微程序包含若干个微指令，每个微指令对应一个或几个微命令。将微程序存储在控制寄存器中，逐步执行每一条微指令，就完成了一条机器指令的全部操作。,8.3 多级指令时序系统,1、指令周期,取出并执行一条指
6、令所需的全部时间,完成一条指令,执行,取指、分析,取指周期,执行周期,2、机器周期,(1) 机器周期的概念,(2) 确定机器周期需考虑的因素,(3) 基准时间的确定,所有指令执行过程中的一个基准时间,每条指令的执行 步骤,每一步骤 所需的 时间,以完成 最复杂 指令功能的时间 为准,以 访问一次存储器 的时间 为基准,若指令字长 = 存储字长,取指周期 = 机器周期,3、时钟周期（节拍、状态）,一个机器周期内可完成若干个微操作,每个微操作需一定的时间,时钟周期是控制计算机操作的最小单位时间,将一个机器周期分成若干个时间相等的 时间段（节拍、状态、时钟周期）,用时钟周期控制产生一个或几个微操作命
7、令,CLK,T0,T1,T2,T3,4. 多级时序系统,机器周期、节拍（状态）组成多级时序系统,一个指令周期包含若干个机器周期,一个机器周期包含若干个时钟周期,CLK,节拍 (状态),节拍 (状态),5. 机器速度与机器主频的关系,机器的 主频 f 越快 机器的 速度也越快,在机器周期所含时钟周期数 相同 的前提下， 两机 平均指令执行速度之比 等于 两机主频之比,机器速度 不仅与 主频有关 ，还与机器周期中所含 时钟周期（主频的倒数）数 以及指令周期中所含 的 机器周期数有关,例9.3 设某计算机的CPU主频为8MHz,每个机器周期平均含2个时钟周期，每条指令的指令周期平均有2.5个机器周期
8、，试问该机的平均指令执行速度为多少MIPS？ 若主频不变，每个机器周期平均含4个时钟周期，每条指令的指令周期平均含有5个机器周期，则该机的平均指令执行速度又是多少MIPS，由此可以得出什么结论？,产生不同微操作命令序列所用的时序控制方式,1. 同步控制方式,任一微操作均由 统一基准时标 的时序信号控制,CLK,(1) 采用 定长 的机器周期,以 最长 的 微操作序列 和 最繁 的微操作作为 标准,机器周期内 节拍数相同,(2) 采用不定长的机器周期,机器周期内 节拍数不等,(3) 采用中央控制和局部控制相结合的方法,局部控制的节拍宽度与 中央控制的节拍宽度一致,2. 异步控制方式,无基准时标信
9、号,无固定的周期节拍和严格的时钟同步,采用 应答方式,8.4 中断系统,一、概述,1. 引起中断的各种因素,(1) 人为设置的中断,(2) 程序性事故,如 转管指令,溢出、操作码不能识别、除法非法,(5) 外部事件,(4) I/O 设备,(3) 硬件故障,用 键盘中断 现行程序,二、中断工作过程,1. 中断请求,多个INTR 组成 中断请求标记寄存器,2. 中断判优, 分散 在各个中断源的 接口电路中 链式排队器, 集中 在 CPU 内,(1) 硬件实现（排队器）,(2) 软件实现（程序查询）,3. 中断响应 中断响应条件,中断隐指令,4、中断服务,硬件向量法,向量地址 12H、13H、14H
10、 入口地址 200、 300、 400,5、中断返回 IRET,1. 多重中断概念,k,l,m,k +1,l +1,m +1,程序断点 k+1 , l+1 , m+1,三、中断屏蔽技术,2. 实现多重中断条件,中断 请求,主程序,(2) 优先级别高 的中断源 有权中断优先级别低 的中断源,(1) 提前 设置 开中断 指令,3. 屏蔽技术,对于每个中断源来说，有一个中断请求触发器和一个中断屏蔽触发器. 将所有中断的中断屏蔽寄存器组合，构成中断屏蔽字，屏蔽字与中断源的优先级一一对应。,(2) 屏蔽字,屏蔽技术可改变处理优先等级,响应优先级,响应优先级 ABCD 降序排列,不可改变,处理优先级,可改
11、变（通过重新设置屏蔽字）,处理优先级 ADCB 降序排列,(3) 屏蔽字设置,置屏蔽字,恢复屏蔽字,关中断,开中断,例1、现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时间为20s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。,例2 某机有五个中断源L0、L1、L2、L3、L4，按中断响应的优先次序由高向低排序为L0L1L2L3L4，现要求中断处理次序改为L1L3L4L0L2，根据下示格式，写出各中断源的屏蔽字。,例3 设某机配有A、B、C三台设备，其优先顺序是ABC，为改变中断处理次序，将它们的中断屏蔽字分别设为：
12、请按下图所示时间轴给出的设备请求中断的时刻，画出CPU执行程序的轨迹。设A、B、C中断服务程序的执行时间均为20s。,某机主存容量为4M16位，且存储字长等于指令字长等于机器字长为16位，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即六种寻址方式，试回答 （1）画出一地址指令格式并指出各字段的作用。 (2) 直接寻址范围？ （3）一次间接寻址的寻址范围。 （4）立即寻址范围。 （5）相对寻址的位移量范围。 （5）立即寻址数的范围。 （6）哪种寻址方式执行时间最短，哪一种最长，哪一种利于程序浮动，哪一种适合处理数组问题 （7）如何设计指令格式可以使指令的寻址范围扩大到4M？,
