计算机组成原理chp3概要

《计算机组成原理chp3概要》由会员分享，可在线阅读，更多相关《计算机组成原理chp3概要（137页珍藏版）》请在金锄头文库上搜索。

1、1,第三章 内部存储器,3.1存储器概述 3.2SRAM存储器 3.3DRAM存储器 3.4只读存储器和闪速存储器 3.5并行存储器 3.6Cache存储器,返回,存储器是计算机存储信息的地方。程序运行所需要的数据、程序执行的结果以及程序本身均保存在存储器中。 存储器是由许多存储单元组成的，每一个单元有一个编号，这个编号称为存储单元的地址，一般用二进制或十六进制数表示，每一个存储单元的地址是唯一的。其逻辑结构图如下图所示,地 址 译 码 器,地址,内容,00 01 02 03 04,FF,00单元 01单元 02单元 03单元 FF单元,11010011 10100010 00100110 1

2、0011101 : : 11100001,AB,DB,控制,CB,存储器的地位,CPU,运算器,控制器,存储器,输入设备,输出设备,总线,存储系统的分类,按存储介质分： 磁表面存储器：磁性材料做成的，如磁带、磁盘。 光盘存储器：用光敏或磁光介质材料制成，记录密度大，容量大，信息保存寿命长。 半导体存储器：用半导体器件组成，速度快。 按存取方式分: 随机存取存储器：存储器中的任何存储单元的内容后能被随机存取，且存取时间和存取单元的物理位置无关。 顺序存储器：存储器只能按某种顺序来存取，存取时间和存储单元的物理位置有关。如磁带存储器。,存储系统的分类,按读写功能分: 随机读写存储器（RAM）：既可

3、以读也可以写的半导体存储器。 只读存储器（ROM）:只能读不能写。 按信息的可保存性分: 永久记忆的存储器：断电后仍能保存信息。如磁性材料存储器等。 非永久记忆的存储器：断电后信息就消失。如半导体读写存储器。 按在计算机系统中的作用分: 主存储器、辅助存储器、高速缓冲存储器、控制存储器等。 P65表3.1,存储系统的分级结构,计算机系统对存储器的要求是容量大、速度快、成本低，但要兼顾三方面是困难的。目前存储器的特点是： 速度快的存储器价格贵，容量小； 价格低的存储器速度慢，容量大。 为解决这一矛盾，目前在计算机系统中，通常采用高速缓存、主存和辅存三级存储结构。如图所示。,高速缓存：简称cach

4、e，由高速小容量的双极型半导体存储器组成，和主存比其存取速度快、容量小，主要用来高速存取指令和数据。 主存：计算机的主要存储器，用来存放计算机运行期间的大量程序和数据。它能和cache交换数据和指令，一般由MOS型半导体存储器组成。 辅存：又称外存。它是大容量存储器，其特点是位成本低，通常用来存储系统程序和大型数据文件及数据库。,存储系统的分级结构,主存辅存层次: 主要解决容量问题。大容量的信息存放在辅存中，当需要时借助辅助软硬件成批调入内存中。 cache-主存层次: 主要解决速度问题。cache速度快，接近于CPU的速度，但容量较小。通过辅助硬件，把主存和cache构成统一整体（内存），使

5、它具有cache的速度、主存的容量。,存储系统的分级结构,10,分层存储器系统之间的连接关系,主存的主要技术指标,存储容量：指存储器可以容纳的二进制信息量。 两种表示方法：字数*字长，例 512*32位；或字节数，如128MB(Byte)。 常用到的：1K=210, 1M=220, 1G=230, 1T=240 存取时间：又称存储器访问时间，指启动一次存储器操作到完成该操作所经历的的时间。 存储周期：指连续启动两次读操作所需的最小间隔。通常存储周期略大于存取时间。（ns级） 存储器带宽：单位时间里存储器所存取的信息量，单位为位/秒或字节/秒。带宽是衡量数据传输速率的重要技术指标。,12,3.1

6、.3主存储器的技术指标,字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。 字节存储单元：存放一个字节的单元，相应的地址称为字节地址。 存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。 存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。 存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。 存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。,READY,WRITE,READ,

7、存储器操作,计算机中存储正处在运行中的程序和数据(或一部分) 的部件，通过地址、数据、控制三类总线与 CPU、等其他部件连通；,CPU,Main Memory,AB k 位（给出地址）,DB n 位（传送数据）,地址总线 AB 的位数决定了可寻址的最大内存空间，,数据总线 DB 的位数与工作频率的乘积正比于最高数据入出量，,控制总线 CB 指出总线周期的类型和本次入出操作完成的时刻。,例如， k= 32 位 n= 64 位,read,存储器操作,读 写,write,AB,DB,ready,CPU,AR,DR,主存储器,CB,半导体存储器的分类,按制造工艺 双极型：速度快、集成度低、功耗大 MO

8、S型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失,详细分类，请看图示,半导体存储器的分类图,详细展开，注意对比,半导体存储器从使用功能上来分，可分为：读写存储器RAM（Random Access Memory）又称为随机存取存储器；只读存储器ROM（Read Only Memory）两类。RAM主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。而ROM的信息在使用时是不能改变的，也即只能读出，不能写入,故一般用来存放固定的程序，如微机的

9、管理、监控程序，汇编程序等，以及存放各种常数、函数表等。,读写存储器RAM,19,3.2 SRAM存储器,主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类： 静态读写存储器(SRAM)：存取速度快，存储容量不如DRAM大。 动态读写存储器(DRAM)：,静态RAM,SRAM的基本存储单元是触发器电路。 每个基本存储单元存储二进制数一位。 许多个基本存储单元形成行列存储矩阵。 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址,21,3.2 SRAM存储器,一、基本的静态存储元阵列 1、存储位元 2、三组信号线 地址线 数据

10、线 控制线,22,3.2 SRAM存储器,二、基本的SRAM逻辑结构 SRAM存储器一般由存储体（存储矩阵）、地址译码电路、读写电路和控制电路等组成。 SRAM芯大多采用双译码方式,23,3.2 SRAM存储器,存储体（2561288） 通常把各个字的同一个字的同一位集成在一个芯片（32K1）中，32K位排成256128的矩阵。8个片子就可以构成32KB。 地址译码器 采用双译码的方式（减少选择线的数目）。 A0A7为行地址译码线 A8A14为列地址译码线,存储体：存储元的集合，按照一定的规则排列成矩阵的形式。如4096*1位可排列成64行*64列的矩阵。 地址译码器：接收来自CPU的地址信号

11、，译码输出产生行、列选择信号，以选中所要访问的存储单元。 地址译码有两种方式： 单译码方式：只有一个地址译码器，译码器输出产生字选择线。如2n 个字的容量，译码器输出2n 根信号。 双译码方式：有行地址译码器和列地址译码器。如2n 个字的容量，行列地址译码输入信号均为n/2，每个译码器都输出2n/2根信号，二者交叉可选中2n个单元，但译码输出线只有2*2n/2根，节省了驱动电路。特别是存储容量大时，效果很明显。,读与写的互锁逻辑 控制信号中 是片选信号， 有效时（低电平），门G1、G2 均被打开。 为读出使能信号， 有效时（低电平），门G2开启， 当写命令 =1时（高电平），门 G1关闭，存储

12、器进行读操作。写 操作时， =0，门G1开启，门G2 关闭。注意，门G1和G2是互锁的， 一个开启时另一个必定关闭，这样保 证了读时不写，写时不读。,例:SRAM芯片2114（1K4位）,（1）外特性,地址端：,A9A0（入）,数据端：,D3D0（入/出）,控制端：,片选CS,= 0 选中芯片,= 1 未选中芯片,写使能WE,= 1 读,= 0 写,电源、地:Vcc GND,（2）内部寻址逻辑,寻址空间1K，存储矩阵分为4个位平面，每面1K1位。,X0,每面矩阵排成64行16列。,6位行地址,X63,Y0,Y15,4位列地址,3.2.3 读/写周期波形图,读周期 读出时间Taq 读周期时间Tr

13、c 写周期 写周期时间Twc 写时间twd 存取周期 读周期时间Trc=写时间twd,例1 图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当 线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。,30,3.3 DRAM存储器,一、DRAM存储位元的记忆原理 SRAM存储器的存储位元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路，如图所示。,写 1 ：使位线为低电平， 若CS 上无电荷，则 VDD 向 CS 充电； 若CS 上有电荷，则 CS 无充放电

14、动作。 写 0 ：使位线为高电平， 若CS 上无电荷，则 CS 无充放电动作， 若CS 上有电荷，则 CS 把所存电放完。 读操作：首先使位线充电至高电平，当字线来高电平后，T导通， 若 CS 上无电荷，则位线上无电位变化 (读出为 0)； 若 CS 上有电荷则会放电，并使位线电位由高变低， 接在位线上的读出放大器会感知这种变化，读出为1。,+,- -,字线,位 线,高，T 导通， 低，T 截止。,VDD,CS,柵极,T,源极,漏极,充电,放电,通过电容CS有无存储电荷来区分信号1、0,DRAM读写原理概述,VDD,CS,字线,位 线,T,写 1 ：使位线为低电平，,高，T 导通， 低，T 截

15、止。,低,若CS 上无电荷，则 VDD 向 CS 充电；,把 1 信号写入了电容 CS 中。,若CS 上有电荷，则 CS 的电荷不变， 保持原记忆的 1 信号不变。,DRAM读写原理概述,+ +,- -,VDD,CS,字线,位 线,T,高，T 导通， 低，T 截止。,高,写 0 ：使位线为高电平，,若CS 上有电荷，则 CS 通过 T 放电；,若CS 上无电荷，则 CS 无充放电动作， 保持原记忆的 0 信号不变。,把 0 信号写入了电容 CS 中。,DRAM读写原理概述,+,- -,VDD,CS,字线,位 线,T,接在位线上的读出放大器会感知这种变化，读出为 1。,高，T 导通，,高,读操作： 首先使位线充电至高电平，当字线来高电平后，T导通，,低, 若 CS 上无电荷，则位线上无电位变化 ，读出为 0 ；, 若 CS 上有电荷，则会放电，并使位线电位由高变低，,DRAM读写原理概述,35,3.3 DRAM存储器,1、MOS管做为开关使用，而所存储的信息1或0则是由电容器上的电荷量来体现当电容器充满电荷时，代表存储了1，当电容器放电没有电荷时，代表存储了0。,2、图(a)表示写1到存储位元。此时输出缓冲器关闭、刷新缓冲器关闭，输入缓冲器打开（R/W为低），输入数据DIN=1送到存储元位线上，而行选线为高