《数字逻辑实验报告2new》由会员分享，可在线阅读，更多相关《数字逻辑实验报告2new（12页珍藏版）》请在金锄头文库上搜索。
1、大作业2-基于Verilog HDL多功能代码转换电路的设计 13070036 段杰 1.分析逻辑命题（1）设计需求：在控制信号（或称操作码）的作用下，将输入的8421码分别转换成余3码、2421码、格雷BCD码（2）需求分析： 输入端：输入端：I 控制元件: control 输出端： 输出端:out 报错：error 2.真值表8421码 余3码 2421码 格雷BCD码A1 A2 A3 A4B1 B2 B3 B4C1 C2 C3 C4D1 D2 D3 D40 0 0 00 0 1 10 0 0 00 0 0 00 0 0 10 1 0 00 0 0 10 0 0 10 0 1 0 0 1
2、0 10 0 1 00 0 1 10 0 1 10 1 1 00 0 1 10 0 1 00 1 0 00 1 1 10 1 0 00 1 1 00 1 0 1 1 0 0 01 0 1 10 1 1 10 1 1 01 0 0 11 1 0 00 1 0 10 1 1 11 0 1 01 1 0 10 1 0 01 0 0 01 0 1 11 1 1 01 1 0 01 0 0 11 1 0 01 1 1 11 0 0 01 0 1 0 DDD1 0 1 1DDD1 1 0 0DDD1 1 0 1 DDD1 1 1 0DDD1 1 1 1DDD3. Verilog HDL代码 module
3、homework2 (I,control,out,error); input 3:0 I; input 1:0 control; output 3:0 out; output error; reg 3:0 out; reg error; always (I) begin if(I4b1001) error=1; else begin case (control) 2b00: out=I+4b0011; 2b01: begin if(Iout输出余3码 01-out输出2421码 11-out输出格雷BCD码 10-error输出1I1001-error=18.小结基于逻辑门的设计方法与基于HDL设计方法的比较（1）基于逻辑门的设计方法：优点：需要逻辑器件较少缺点: 设计耗时，适用于小型电路（2）基于HDL的设计方法：优点：设计简单缺点：器材较多，适用于大型电路
