《第6章中断控制技术概要》由会员分享，可在线阅读，更多相关《第6章中断控制技术概要（30页珍藏版）》请在金锄头文库上搜索。
1、第六章 中断控制技术,教学目的及要求 中断的概念及中断的用途 中断过程 中断类型及中断向量,6.1 中断概述,一、中断的基本概念,1中断 在CPU执行程序的过程中，出现了某种紧急或异常的事件(中断请求)，CPU需暂停正在执行的程序，转去处理该事件(执行中断服务程序)，并在处理完毕后返回断点处继续执行被暂停的程序，这一过程称为中断。中断过程如图所示。为实现中断功能而设置的硬件电路和与之相应的软件，称为中断系统.,中断过程,中断具有以下优点：,1） 分时操作 中断技术实现了CPU和外部的并行工作，从而消除CPU的等待时间，提高了CPU的利用率。另外，CPU可同时管理多个外部设备的工作，提高了输入/
2、输出数据的吞吐量。,2） 实时处理 在实时控制系统中，现场定时或随机地产生各种参数、信息，要求CPU立即响应。利用中断机制，计算机就能实时地进行处理，特别是对紧急事件的处理。 3）故障处理 计算机运行过程中，如果出现某些故障，如电源掉电、运算溢出等，计算机可以利用中断系统自行处理。,2中断源 所谓中断源，就是引起中断的原因或者发出中断请求的设备。中断源一般分为两类：内部中断源和外部中断源。 内部中断源即中断源在微处理器内部。如计算溢出、中断指令的执行、程序调试中指令的单步运行等都是内部中断源。 外部中断源即引起中断的原因是处理机的外部设备。如外设的I/O请求、定时时间到、设备故障、电源掉电等都
3、是外部中断源。,1.中断请求 中断请求是中断源向CPU发出的请求中断的要求。 软件中断源是在CPU内部由中断指令或程序出错直接引发中断；硬件中断源必须通过专门的电路将中断请求信号传送给CPU。,二、中断处理过程,中断方式的实现一般需要经历下述过程： 中断请求中断响应保护断点中断处理断点恢复中断返回,CPU在执行完每条指令后，都要检测中断请求输入引脚，看是否有外设的中断请求信号。 NMI引脚上的中断请求称为不可屏蔽中断请求(或非屏蔽中断请求) INTR引脚上的中断请求称为可屏蔽中断请求，IF1为允许中断。,2.中断响应 若CPU接收到了中断请求信号，且中断允许触发器的状态为1，则CPU在现行指令
4、执行完后，发出INTA信号响应中断。一旦进入中断处理，立即清除中断请求信号。这样可以避免一个中断请求被CPU多次响应。 3.保护断点 CPU一旦响应中断，需要对其正在执行程序的断点信息进行保护，以便在中断处理结束后仍能回到该断点处继续执行。对于8086/8088 CPU，保护断点的过程由硬件自动完成，主要工作是关中断、将标志寄存器内容入栈保存以及将CS和IP内容入栈保存。,4.中断处理 中断处理的过程实际就是CPU执行中断服务程序的过程。如在中断服务程序中用到了寄存器，还需要在中断服务程序的开头对这些寄存器内容进行保护(即保护现场)，在中断服务程序的末尾恢复这些寄存器的内容(即恢复现场)。 5
5、.中断返回 执行完中断服务程序，返回到原先被中断的程序，称为中断返回。在中断服务程序的最后应专门放置一条中断返回指令(如8086的IRET指令)。中断返回指令的作用实际上是恢复断点。,1、基本概念 中断请求是随机发生的，当系统具有多个中断源时，有时会同时出现多个中断请求，CPU只能按一定的次序予以响应和处理，这个响应的次序称为中断优先级。,三、中断优先级,2、对于不同级别的中断请求，一般的处理原则是： 多个中断源同时请求，按优先级由高到低依次处理 中断处理时，出现高优先级请求，应转去处理高级请求，服务结束后再返回原中断服务程序继续 高优先中断正处理，不响应低级请求 同级别请求，应在当前中断处理
6、结束以后再处理,假设系统中有中断源A和B，当CPU正在为中断源A服务期间，中断源B向CPU提出中断请求，若CPU暂停执行中断源A的服务子程序，而相应中断源B的请求，转去执行中断源B的服务子程序，待中断源B的服务子程序执行完后，再回到中断源A的服务子程序继续执行，责成中断源A比B的中断优先级低； 若中断源A的服务不会被B的中断请求打断，反过来，B的中断服务也不会被A的中断请求打断，则称中断源A和B是同优先级的中断。,目前采用的解决中断优先级控制的方案有： 软件查询。 硬件链式优先级排队电路。 硬件优先级编码比较电路。 利用可编程中断控制器。,3、中断优先级的确定,(1) 软件查询法 当CPU响应
7、中断后，利用软件查询有哪些外设申请中断，判断哪个中断源的级别更高，并首先为它进行中断服务。 一般将8个外设的中断请求触发器组合起来，作为一个端口，并赋以端口号。把外设的中断请求信号相“或”后，作为INTR信号，这样只要有一个外设有中断请求，就可向CPU发出INTR信号。 当CPU响应中断后，把中断寄存器组成的这个端口的状态读入CPU，逐位检测，若有中断请求就转到相应的服务程序的入口。,实现软件查询的接口电路,2、中断优先权编码电路 中断优先权编码电路是用硬件编码器和比较器组成的优先权排队电路，如图当8个中断源中某一个有中断请求时，便在其中断请求线上产生“1”，并在“或”门的输出端形成一个中断请
8、求信号，但它能否送至CPU的中断请求线INTR，还受到比较器的控制。8条中断输入线的任一条，经过编码器可以产生三位二进制优先权编码A2A1A0，多个中断源只输出优先权最高的编码。,中断优先权编码电路,可编程中断控制器 8259A,8086CPU可以处理256种不同类型的中断，每一种中断都给定一个编号(0255)，称为中断类型号，CPU根据中断类型号来识别不同的中断源。 中断源可分为两大类：一类来自CPU的外部，由外设的请求引起，称为硬件中断(又称外部中断)；另一类来自CPU的内部，由执行指令时引起，称为软件中断(又称内部中断)。,6.2 8086中断系统,1.可屏蔽中断INTR 可屏蔽中断请求
9、信号从INTR引脚送往CPU，高电平有效，受IF标志位屏蔽，IF0时，对于所有从INTR引脚进入的中断请求，CPU均不予响应；,一、 外部中断,2. 非屏蔽中断NMI(中断类型号为2) 整个系统只有一个非屏蔽中断，它不受IF标志位的屏蔽。出现在NMI上的请求信号是上升沿触发的，一旦出现，CPU将予以响应。非屏蔽中断一般用于紧急故障处理。,CPU内部请求信号引起的中断均为内部中断，内部中断根据引起中断的原因不同可分为以下几种： 1）除法错中断（类型号为00H） 当CPU执行除法指令(DIV/IDIV)时，若除数为0或所得的商超过了寄存器所能表示的最大值，则立即产生一个除法错中断。CPU响应中断后
10、转去执行除法错中断处理程序。,二、 内部中断,2）单步执行中断（类型号为01H） 当TF=1时，每执行一条指令，CPU会自动产生一个单步中断。单步中断处理子程序显示各个寄存器及使用的存储单元内容，以便分析单条指令执行的结果。单步中断又称为陷阱中断，主要用于程序调试。 3）断点中断（类型号为03H） 提供给用户一个调试手段，通常在DEBUG调试程序时，可通过命令在程序中任意指定断点地址，当CPU执行到断点时便产生中断，同时显示当前各寄存器的内容和标志位的值以及下一条要执行的指令，供用户检查在断点以前的程序运行是否正常。,4）溢出中断INTO（类型号为04H） CPU进行带符号数的算术运算时，若发
11、生了溢出，则标志位OF=1，如果此时执行INTO指令，会产生溢出中断。若OF=0，则INTO不产生中断，CPU继续执行下一条指令。INTO指令通常安排在算术指令之后，以便在溢出时能及时处理。 5）指令中断 CPU执行INT n指令后，会立即产生一个类型码为n的中断，中断指令的操作数n就是中断类型码，转入相应的中断处理程序。,2. 内部中断的特点 1）除单步中断外，所有内部中断的优先权都比外部中断的优先权高。8086的中断优先级由高到低的顺序排列如下： 除法出错中断、INTO、INT n 非屏蔽中断NMI 可屏蔽中断INTR 单步中断 2）除单步中断外其它内部中断均无法禁止。,8086中断源,8
12、086最多可以处理256个中断，将这些中断处理子程序的入口地址统一存放在内存的一个固定区域。每个中断处理子程序的入口地址占用4字节存储单元：低地址的两字节存放中断处理子程序入口地址的偏移量(IP)；高地址的两字节存放段地址(CS)。 这些中断处理子程序的入口地址，称为中断向量。 256个中断向量要使用1024个字节的内存区域，称中断向量表。8086/8088系统的中断向量表位于内存的前1024字节，地址范围为00000H003FFH。每个中断源分配一个中断类型码。,三、中断向量表,8086/8088的中断向量表,中断向量表中有5个专用中断(中断类型码为04)，它们的用途已经确定； 27个系统保留的中断(中断类型码为531)供系统使用，不允许用户自行定义； 224个用户自定义中断(中断类型码为32255)，这些中断类型码可供软中断INT n 或可屏蔽中断INTR。,例：中断类型号为20H： 中断向量放在0000：0080H开始的4个单元中。,20H号中断服务程序的入口地址:4030H:2010H,
