《数字移相信号发生器__DDS》由会员分享，可在线阅读，更多相关《数字移相信号发生器__DDS（20页珍藏版）》请在金锄头文库上搜索。
1、. . . .河南科技大学课 程 设 计 说 明 书课程名称 现代电子系统课程设计 题 目 数字移相信号发生器设计 学 院 电子信息工程学院 班 级 电子信息科学与技术074班学生姓名 周少华 指导教师 张雷鸣 日 期 2011年1月14日 课程设计任务书（指导教师填写）课程设计名称 现代电子系统课程设计 学生姓名 周少华专业班级 电信科074 设计题目 数字移相信号发生器设计 一、 课程设计目的掌握数字移相信号发生器的工作原理和设计方法；掌握DDS技术的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。二、 设计内容、技术条件和要求基于DDS技术利用VH
2、DL设计并制作一个数字式移相信号发生器。（1）基本要求： a频率范围：1Hz4kHz，频率步进为1Hz，输出频率可预置。 bA、B两路正弦信号输出，10位输出数据宽度c相位差范围为0359，步进为1.4，相位差值可预置。 d数字显示预置的频率（10进制）、相位差值。（2）发挥部分a修改设计，增加幅度控制电路（如可以用一乘法器控制输出幅度）。b输出幅度峰峰值0.13.0V，步距0.1Vc其它。三、 时间进度安排布置课题和讲解：1天查阅资料、设计：4天实验：3天撰写报告：2天四、 主要参考文献何小艇 电子系统设计 浙江大学出版社 2008.1潘松 黄继业 EDA技术实用教程 科学出版社 2006.
3、10王勇 EDA实验指导书 电工电子实验教学中心 2006.8指导教师签字： 2010年 12月 14日学习资料. . . .摘 要随着现代电子测量技术的发展,能够产生各种波形信号的数字式信号发生器的应用越来越广泛，但是大部分低成本的信号发生器的输出频率不稳定，相位噪声大等缺点，限制了其使用范围，实现信号发生器的方案有很多种，本文介绍了一种以DDS为基本单元的数字移相信号发生器的设计方法，将模拟信号数字化，经过移相后再还原成模拟信号。本系统以EDA为工具，采用VHDL语言，基于FPGA实现，用FPGA实现DDS系统设计，一方面可得到较高的工作频率，另一方面由于FPGA具有良好的系统结构可重配置
4、特性，且有功能强大的开发软件和许多软、硬IP核，使得设计更灵活，修改更方便，升级更快捷，因此基于FPGA的系统设计将得到更广泛的应用。在本文中，我们设计的DDS移相信号发生器主要分为如下几个部分：l 时钟模块：要想输出信号频率精确，首先应保证系统工作时钟的稳定可靠，本模块就是对输入的时钟进行处理来产生一个频率精确的时钟信号。其外部时钟可有实验箱提供。l 频率、相位预置模块：该模块主要用来实现两个功能，一是预置信号输出频率、相位，二是将预置的频率、相位值以十进制显示出来。其硬件主要有按键和数码管组成。l 控制模块：控制模块有相位控制和频率控制两部分组成，实现控制字到对波形频率和相位的转化。 l
5、波形产生模块：本模块是将预置后的信号数字量转化为最终的模拟输出信号。主要有存放波形的ROM和两片高速D/A组成。关键词：信号发生器、频率、移相、VHDL、FPGA、DDS目 录一. 任务解析31.1确定系统时钟fs和ROM大小31.2确定加法器位数31.2.1 频率加法器31.2.2 相位加法器31.3设计核心41.4原理框图4二. 系统方案论证42.1总体方案与比较论证42.2系统原理与机构62.2.1主要芯片选型62.2.2系统结构6三. 时钟模块设计73.1方案论证73.2方案选择8四. 预置模块设计94.1方案论证94.2方案选择94.3方案实现9五. 控制模块设计115.1 22位频
6、率加法器115.2 10位相位加法器11六. 波形产生模块12七. 顶层文件及仿真12八总结138.1波形误差分析138.2设计不足与改进138.2.1预置电路的不足138.2.2相位显示的不足13九心得体会13十主要参考文献14十一。附录15一任务解析 1.1 确定系统时钟fs和ROM大小根据设计要求，采用DDS技术的输出频率f=i*fsM，其中i为频率控制字、fs为系统时钟、M为ROM的字数。要控制频率的改变首先确定fs以及M大小。要实现1HZ4kHZ输出频率，则应根据4kHZ计算fs（1Ts），因为输出4kHZ时对应ROM采样点数最少，M*Ts=14000可得fs=4000M。下面来确定
7、M的大小：确定M要遵循适当的原则，太大的话会造成ROM的浪费，太小的话则输出的波形失真较大。因为相位要求步进1.4，即将360等分成256个单位，所以ROM中的字数应该是256的整数倍，我们这里取M=1024，在保证信号无失真输出的情况下，尽可能减小其容量，由此得出ROM的容量为1k10bit。由此可得fs=4096Khz4MHZ。1.2 确定加法器位数1.2.1 频率加法器确定完fs和ROM容量后，关键是怎么实现频率1HZ步进，根据原理可以确定频率为1HZ时，一个波形需采样4096000个点即4096000Ts=1s。由于ROM的字数一定即1024个，因此ROM中每个点需采样4000次。实现
8、每个点采样4000次，可以通过设置一个22位的加法器来实现，选取加法器输出端高10位作为ROM地址线，加法器一输入端低12位和频率控制字相连，则可实现ROM中每点最多4096次采样！若用4096近似4000，此时也可得到输出频率与控制字一一对应的关系。（即控制字为多少（十进制），输出频率为多少）1.2.2 相位加法器相位加法器是实现相移的关键。根据1.1已得知，步进1.4需要将360等分成256个单位（相位控制字8位二进制数），如今一个完整的正弦波ROM有1024个字，对应360，因此可以用一个10位加法器可以实现，其一输入端接基准地址线，另一输入端高8位接相位控制字便可实现步进1.4、移相范
9、围0359的要求。1.3 设计核心由此本设计核心主要是一下几个任务：1、 得到一个稳定的4M时钟fs。2、 设计一个正弦波波形ROM，容量1k10bit。3、 设计一个22位的频率加法器。4、 设计一个10位的相位加法器。5、 实现采样得到的数字量到模拟信号的转化。1.4 原理框图其系统原理方框图如下：图1 系统原理方框图二系统方案论证2.1 总体方案与比较论证方案一：采用单片机控制合成各种波形用单片机可以产生任何波形的数字信号，波形的选择，生成及频率控制均由单片机编程实现。此方案产生的频率范围，步进值取决于所采用的每个周期的输出点数及单片机执行指令的时间。此方案的优点是硬件电路简单，所用器件少，且实现各种波形相对容易，在低频区基本能实现要求的功能；缺点是精度不易满足，产生波形频率范围小，特别难以生成高频波形。方案二：采用DDS技术，将所需生成的波形写入ROM中，按照相位累加原理合成任意波形。此方案得到的波形具有频率分辨率高、波形切换方便速度快、无过渡过程、电路结构简单、工作稳定可靠且很方便预置频率，容易产生高频。方案三：锁相频率合成技术方案与DDS相同，本方案仍是以查表的方法获得各种输出波形。但与DDS不同的是，采用改变ROM地址产生器的时钟cp的频率来改变输出信号的频率，时钟信号来自锁相环路V
