《自动电子时钟课设》由会员分享，可在线阅读，更多相关《自动电子时钟课设（22页珍藏版）》请在金锄头文库上搜索。
1、 南华大学电气工程学院 电子技术课程设计任务书设计题目： 自动电子时钟 专 业： 电气工程及其自动化 学生姓名: XXX 学 号: 起迄日期: 2014年11 月8日 2014年12 月 30 日 指导教师: X X 电子技术课程设计任务书1课程设计的内容和要求（包括原始数据、技术要求、工作要求等）：一、课程设计内容 题目：自动电子钟 要求：1用24小时制进行时间显示；2能够显示小时、分钟；3每秒钟要有秒闪烁指示；4上电后从“00：00”开始显示。二、课程设计要求1.综合运用已学习过模拟电路和数字电路等知识，阅读相关集成电路芯片资料和相关文献，了解电子电路设计的有关知识，方法和特点，掌握基本的
2、电子电路设计和芯片使用方法。 2对课程设计成果的要求包括图表（或实物）等硬件要求：设计电路，安装调试或仿真，分析实验结果，并写出设计说明书,语言流畅简洁，文字不得少于3500字。要求图纸布局合理，符合工程要求，使用Protel软件绘出原理图（SCH）和印制电路板(PCB),器件的选择要有计算依据。3主要参考文献：l 1 康华光.电子技术基础.数字部分（第五版）M. 北京: 高等教育出版社.2006:149424.l 2 康光华. 电子技术基础.模拟部分（第五版）M. 北京: 高等教育出版社. 2006:5592.4课程设计工作进度计划：序号起 迄 日 期工 作 内 容12014.11.8201
3、4.11.17收集整理相关资料22014.11.182014.11.24初步绘制原理图32014.11.252014.12.8购买工具和元器件42014.12.92014.12.20制作实物52014.12.212014.12.25整理论文62014.12.262014.12.30答辩主指导教师日期： 年 月 日目 录1 选题背景71.1 指导思想71.2 方案论证71.3 基本设计任务71.4 发挥设计任务72 电路设计82.1 总体方框图82.2 工作原理83 各主要电路及部件工作原理93.1 555多谐振荡器电路93.2 555多谐振荡器电路简要说明93.2.1 555芯片各个引脚功能9
4、3.2.2 555定时器的功能表93.2.3 多谐振荡器工作原理103.3 秒计数器电路113.4 秒计数器电路简要说明113.4.1 74LS160D74LS160D引脚功能表113.4.2 74LS160D74LS160D功能表12表3-4-2 74LS160D功能表123.4.3 秒计数器工作原理123.5 分计数器电路133.6 分计数器电路简要说明133.7 时计数器电路143.8 时计数器电路简要说明143.9 秒闪烁电路简要说明143.10 译码电路143.11 译码电路简要说明153.11.1 74HC4511引脚图153.11.2 74HC4511功能表153.11.3 译码
5、电路工作原理163.12 分、时钟显示电路163.13 分、时钟显示电路简要说明173.13.1 5161AS引脚图173.13.2 分、时显示电路工作原理174 原理总图175 元器件清单186 调试过程及测试数据186.1 通电前检查186.2 通电检查186.3 结果分析197 PCB设计198 设计体会及今后的改进意见198.1 体会198.2 本方案特点及存在的问题208.3 改进意见20参考文献21附录22正 文1 选题背景钟表是每家每户必备的生活器件，因此在此次课程设计中我选择了较为贴近生活的课题自动电子时钟。1.1 指导思想干电路系统由秒信号发生器、“时、分、秒”计数器、显示器
6、组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用555芯片构成的多谐振荡器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。用发光二极管来显示秒闪烁。译码显示电路将“时”、“分”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。1.2 方案论证 用555芯片加电容、电阻构成T=1s的多谐振荡器。将
7、两块74LS160通过反馈清零法构成六十进制从而分别构成秒计数器和分计数器，多谐振荡器发出的信号作为触发信号。将两块74LS160通过反馈清零法构成二十四进制从而构成时计数器。74HC4511作为译码器，5161AS七段显示管分别显示时和分。1.3 基本设计任务在Altium Designer上设计秒信号发生器、秒、分、时计数器和相对应的显示电路，在万用板上焊实物。1.4 发挥设计任务在Altium Designer上给各元器件添加封装模型，建立PCB工程，并采用双层布线全部布线。2 电路设计2.1 总体方框图 秒 显 示 电 路 分 显 示 电 路 时 显 示 电 路 秒 计 数 电 路 分
8、 计 数 电 路 时 计 数 电 路 秒 信 号 发 生 器图2-1 总体方框图 2.2 工作原理 秒信号产生器用555芯片构成的多谐振荡器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。用发光二极管来显示秒闪烁。译码显示电路将“时”、“分”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。3 各主要电路及部件工作原理
9、3.1 555多谐振荡器电路图3-1 NE555多谐振荡器电路3.2 555多谐振荡器电路简要说明3.2.1 555芯片各个引脚功能1脚：外接电源负端VSS或接地，一般情况下接地。2脚：低触发端TR。3脚：输出端Vo4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。6脚：高触发端TH。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8脚：外接电源VCC，双极型时基电路
10、VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3.2.2 555定时器的功能表表3-2 555功能表清零端高触发端TH低触发端TRQ放电管T功能00导通直接清零101x保持上一状态保持上一状态1101截止置11001截止置11110导通清零3.2.3 多谐振荡器工作原理 用555定时器组成组成大的多谐振荡器在接通电源后，当vc上升到2Vcc3时，使vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，vc下降。当vc下降到Vcc3时，vo翻转为高电平。电容器C放电所需时间为tpL=R2Cln20.7R2C. （1）当放电结束后，T截止，Vcc将
11、通过R1、R2向电容器C充电，vc由Vcc3上升到2Vcc3所需的时间为tpH=(R1+R2）Cln20.7(R1+R2）C. （2） 当vc上升到2Vcc3时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。其周期为T=tpL+tpH=(R1+2R2）Cln20.7(R1+2R2）C. （3） 在此次设计中，要求T=1s，则可令R1=100k，R2=22k,C=10F.3.3 秒计数器电路 图3-3 秒计数器电路3.4 秒计数器电路简要说明3.4.1 74LS160D74LS160D引脚功能表表3-4-1 74LS160D引脚功能表RCO进位输出端CLK时钟输
12、入端CLR异步清零端（上升沿有效）ENP计数控制端ENT计数控制端ABCD并行数据输入端LODA同步并行置入控制端QA-QD输出端3.4.2 74LS160D74LS160D功能表表3-4-2 74LS160D功能表CLKCLRLOADENPENT工作状态0置零 10预置数 1101保持110保持（但c=0）1111计数3.4.3 秒计数器工作原理 采用串联连接方式，反馈清零法，将两片十进制计数器74LS160D芯片构成六十进制加计数器中从而构成秒计数器。当第一块74LS160D即表示秒钟个位数的芯片每接收到秒信号发生器一次触发信号时，计数一次；当秒个位数从0到9循环一次后，通过进位输出端使第二块74LS160D即秒钟十位数计数一次。当秒数为60时即第二块74LS160D输出为1010时两块芯片同时清零并给分计数器计数信号。3.5 分计数器电路图3-5 分计数器电路3.6 分计数器电路简要说明采用串联连接方式，反馈清零法，将两片十进制计数器74LS160D芯片构成六十进制加计数器中从而构成分计数器。当第一块74LS160D即表示分钟个位数的芯片每接收到秒计数器一次触发信号时，计数一次；当分个位数从0到9循环一次后，
