finalepic构架的技术精华

上传人:shaoy****1971 文档编号:108245820 上传时间:2019-10-23 格式:DOC 页数:77 大小:2.63MB
返回 下载 相关 举报
finalepic构架的技术精华_第1页
第1页 / 共77页
finalepic构架的技术精华_第2页
第2页 / 共77页
finalepic构架的技术精华_第3页
第3页 / 共77页
finalepic构架的技术精华_第4页
第4页 / 共77页
finalepic构架的技术精华_第5页
第5页 / 共77页
点击查看更多>>
资源描述

《finalepic构架的技术精华》由会员分享,可在线阅读,更多相关《finalepic构架的技术精华(77页珍藏版)》请在金锄头文库上搜索。

1、安腾EPIC处理器架构 的技术精华 (全文) 处理器架构设计及优化理念的革命性进步 周厚文 企业计算及专业服务集团中国惠普有限公司2005年11月18日本文要点1. 安腾EPIC处理器架构将是今后10-15年高中端处理器的主流近年来,人们似乎更倾向于用CPU时钟频率的快慢,处理器上所含CPU核心的数目,及芯片上缓存区的级别及尺寸大小来衡量处理器。而往往忽视了处理器的设计架构(Processor Architecture)这一带有决定性的因素。这可能是在经济快速发展的年代人们往往更着重于追求速度,而将复杂的技术问题简单化。然而,这样做的后果却往往导致认识上的偏差。只有从技术上进行全面深入的学习,

2、分析和比较,才能从整体上比较正确的认识一种处理器架构的优缺点。这也是我写此文的初衷。 诚然,CPU时钟频率高,芯片上缓存区的级别多及尺寸大,多核, 多线程等等,都是处理器在大规模集成电路的设计及制造方面的先进性的体现, 对改善处理器性能是起到一定程度的积极作用。任何处理器架构, 如CISC/RISC/安腾EPIC,都可以采多核, 多线程,大缓存区, 这主要取决与芯片生产商的大规模集成电路的设计及生产水平. 然而,决定处理器的性能, 生命周期, 和前途命运的根本因素是处理器架构(Processor Architecture)本身的优胜劣汰。从RISC (精简指令集计算) 处理器架构萌生于1976

3、年, 第一款32位RISC芯片及计算机生于1986年, 到90年代中期64位RISC芯片及计算机系统大面积替代CISC (复杂指令集计算) 的专用计算机系统,至今已走过近30年的历程。毫无疑问RISC处理器架构已进入暮年期。 追溯回10几年前, 64位RISC取胜CISC的根本原因是:随着内存芯片速度的提高, 内存芯片密度和尺寸的加大, 及内存价格的降低; 及磁盘容量及价格的快速改善,人们将注意力转向CPU处理器的价格及性能的优化. 而RISC架构的核心是其精简的指令集和标量并行流水优化, 使得RISC处理器架构的CPU芯片的制造成本大大地低于当时市场主流的CISC架构处理器; 而且整数运算性

4、能却大大地优于CISC架构处理器。因此, 90年代中期64位的RISC处理器是以其低价格高性能及优良的性价比, 最终战胜了CISC处理器, 成为高中端计算机芯片市场的主流.以史为鉴,可知兴旺. 10几年后的今天, 历史又在演译着多么相似的一幕:新生的安腾EPIC显式并行指令计算处理器架构正在以同样的理由 更高性能,更低的制造成本,更先进的并行及优化理念替代着历尽沧桑步履艰难的RISC家族. 我们可以毫不夸张地预言: 经过前几年的技术和市场的准备期, 自2006年起, 安腾EPIC处理器架构将进入大发展期. 安腾EPIC处理器架构将是今后1015年,甚至更长时间内高中端处理器的主流技术。2. 安

5、腾EPIC处理器架构是在并行及优化理念上的革命性进步安腾EPIC处理器架构是由其在应用并行优化方面独具匠心的编译器和指令集组成的. CPU芯片,例如Itanium 2/Madison, 不是安腾EPIC架构的组成部分,只是安腾EPIC架构产生的应用优化方案的执行部件. 然而, 二者有着密切关系.安腾EPIC处理器架构从根本上改变了64位的RISC架构主要依赖于芯片上的硬件逻辑, 在运行时进行范围狭窄的扫描的优化和并行的设计理念.安腾EPIC处理器架构的设计理念是: 以应用程序本身的逻辑结构特点为根本,通过其智能化的编译器和独特的指令集的设计, 在对应用程序进行全局扫描的基础上, 在编译时从全局

6、范围内产生优化的可并行的重组程序代码. 经安腾EPIC编译器重组后的程序代码, 不仅大大提高了指令执行的可并性度,而且又大大减少了指令执行部件(即: 处理器芯片)制造的的复杂性; 大大减少了运行时额外的性能开销; 大大减少了能量的发散和热量的产生。显然,安腾EPIC架构的设计和并行优化理念比RISC更先进更合理. 安腾EPIC处理器架构的主要优点是: 对应用的并行优化程度大大地超过了其它传统的的处理器架构, 包括RISC架构; 其全面的卓越的主要基于智能化的编译器和独特的指令集的优化方法, 大大地减少了CPU芯片制造的复杂性, 从而即降低了CPU芯片的制造成本, 又增加了CPU芯片本身的可靠性

7、; 其自动的代码优化重组的能力, 也极大的降低了用户的应用优化成本. 从CPU芯片的设计与制造的角度看, 在今后的10-15年期间, 安腾EPIC架构具有比RISC架构更宽阔的性能和性价比改进的空间.3. 基于安腾EPIC架构的Itanium 2 / Madison 芯片的卓越性能: 让我们用实事说话: 优秀的用户的实际应用性能近年来, 在用户的实际应用测试中经常出现让人们感到意外的现象, 即: 在相同的硬件配置下,基于安腾EPIC架构的Itanium 2 / Madison 芯片的服务器的实际性能超出CPU时钟频率高/Cache 缓冲区大的 RISC 芯片的服务器系统. 其深层的技术原因主要

8、归功于: 安腾EPIC架构的智能化的编译器和指令集的设计对应用程序进行的独特的并行优化. 卓越的CPU性能测试指标: 基于安腾EPIC架构的处理器芯片Madison 的CPU时钟频率为1.6GHZ,比目前市场上最受推崇的RISC芯片 IBM/Power5 的1.9GHZ低了约16% ; Itanium 2/Madison芯片上的缓冲区尺寸依次仅为IBM/Power5的二分之一(L1指令缓冲区)/ 四分之一(L1数据缓存区)/ 七分之一(L2片上缓存区)/ 六分之一(L3板上缓冲区).然而,其CPU性能测试指标SPEC INT-BASE2000 (整型数运算)和SPEC FP-BASE2000(

9、浮点数运算) 却分别与RISC/Power 5 1.9GHZ性能相当, 甚至稍高。比RISC/Power 5相近的CPU时钟频率1.65GHZ的整数性能高出32%以上,浮点性能高于21%以上。我们不仅要问原因何在?答案是安腾EPIC处理器架构从技术上讲远远优于传统的处理器架构,包括今天主流的RISC架构.(顺便说一下, 用TPC-C或SPECjbb2000, TPC-H, SAPS等系统级应用测试指标来衡量CPU部件性能是极不科学的, 尽管它们的性能表现是与CPU部件性能相关. 只有SPEC 委员会所制定的,不容许计算机厂商进行任何优化的SPEC CPU2000 测试程序极其测试结果才是衡量C

10、PU部件性能的正确标准)。4. 安腾EPIC处理器架构及其芯片 安腾EPIC处理器架构是由两部分组成: 智能化编译器; 独特的指令集。从1995年起经过长达近10年的磨砺,安腾EPIC的编译器具有RISC的编译器所不具备的优化机制; 安腾EPIC的指令集具有RISC指令集所不具备的与CPU的通信能力和携带并行信息的能力。 需要说明的是Itanium 2芯片本身,例如 Madison, Montocito, 并不是安腾EPIC 处理器架构的组成部分. 它只是安腾EPIC处理器架构的实施和执行部件。二者关系密切,但决不可混为一团。同理, RISC芯片的结构是为配合RISC处理器架构的设计和优化理念

11、而设计生产的. 从大规模集成电路的设计和制造的角度看, 目前市场上流行的64位RISC芯片, 如Power5, 堪称首位. 然而, 在不同的处理器架构下, 决定CPU芯片性能的关键因素是不同的. 在RISC处理器架构下, CPU主要依赖与芯片上的硬件逻辑进行优化, 它是以极其复杂化的芯片设计与制造.为支撑的. 与之相反, 安腾EPIC处理器架构下, 主要的优化机制是蕴涵在编译器和指令集的设计, 而CPU芯片主要提供的是执行时所需要的资源. 因此, 抛开处理器的体系架构, 孤立的看待CPU芯片本身的结构; 或简单地将两种不同架构下的芯片做一对一的比较, 是概念性的错位, 是极不科学的做法. 它会

12、导致与事实相反的结论. 我们可以将同是RISC 架构下的芯片 IBM Power5 / HP PA-8900 / Sun UltraSPARC做芯片级的一一比较. 然而不可将安腾EPIC处理器架构下的芯片,如Itanium2 / Madison芯片, 与RISC架构下的芯片,如:Power5 / PA-8900 /UltraSPARC只做芯片级的比较. 而这恰恰是目前市场上审视不同架构的处理器芯片时经常采用的方法. 要改变它, 必须也只能从惠普自身做起. 正确的方法是: 首先阐述安腾EPIC架构(其编译器和指令集)的并行及优化机制和功能; 然后解释Itanium 2/ Madison芯片上丰富

13、的 计算资源/寄存器资源/和应用资源是如何与安腾EPIC架构的优化及并行机制相配合, 以实施安腾EPIC编译器产生的优化方案, 并将其转化为性能优势。否则, 您将错过欣赏安腾EPIC处理器架构的创新而优雅的技术精华的良机.5. 安腾EPIC处理器架构的主要技术精华:(详细的解释请参阅全文相关章节) 显式指令并行-代码重组产生可并行执行的指令组,增加并行度和性能; 以指令包为单位进行存取.- 减少取指令的带宽开销和延迟,减少访问和执行延迟, 改善性能; 指令集具有与CPU通信的能力- 取指令时可判断可否并行执行的, 增加资源利用率, 增加性能; 丰富的片上应用资源和执行资源- 安腾EPIC架构优

14、化方案执行的硬件基础; 预断能力-减少以至完全消除转移开销;减少访问延迟带来的性能开销; 推测能力-减少访问延迟带来的性能开销; 寄存器堆栈帧与动态管理能力- 减少过程调用的开销,大大改进性能; 对循环语句进行独特的优化- 循环寄存器与软件流水及预断寄存器的联合使用,大大减少循环开销, 改进循环性能; 高效独特的浮点运算架构- 大大增加浮点运算性能; 专用的多媒体处理指令; 对LA-32架构的兼容及亲和力;6. 几点说明:第一:由于篇幅所限,本文不会涉及安腾EPIC 架构中的“专用多媒体指 令”,“对IA-32架构的兼容及内存的亲和力”,而专注于安腾EPIC 架构本身为改善应用性能在并行 及其它优化等方面的技术精华。第二: 本人在广泛深入学习的基础上,根据个人的理解, 选取了个人认为重要 的技术要点加于阐述。由于本人知识和能力的局限性,难免有不当之处. 欢迎大家对文中内容进行探讨,对存在的问题提出批评和改进意见. 周厚文 企业计算及专业服务集团中国惠普有限公司2005年11月18日目录( I ) 安腾EPIC处理器架构简介-页11 - 22 1. 历史的回顾-页13 2. 安腾EPIC 架构的组成部分-页14 2.1 安腾EPIC架构下的编译器 2.2 安腾EPIC架构的指令集 3. 安腾EPIC架构的优点及卓越性能-页18 3.

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 其它办公文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号