《滤波器毕业论文正文》由会员分享，可在线阅读，更多相关《滤波器毕业论文正文（45页珍藏版）》请在金锄头文库上搜索。
1、0 引 言滤波器是能使有用频率信号通过且同时抑制（或大为衰减）无用频率信号的一种电子装置。滤波技术在计算机测控技术、通信、数据采集等领域均有广泛的应用。如在通信领域中,为获得最高信噪比所设置的匹配滤波器和为减少基带传输过程中的码间串扰所设置的均衡器；在数据采集中设置的限带抗混迭滤波和D/A转换后的平滑滤波；以及在语音识别的研究中，为提取语音频谱而设置的带通滤波器组等。一般有源滤波器都是由运算放大器和RC元件组成，通过改变RC网络参数来改变频率特性。采用运算放大器和可切换元件参数的RC网络,可以用同一电路组成各种频率特性的滤波器，但对元器件的参数精度要求比较高，电路复杂，分布参数较大，截止频率精
2、度不高，滤波器特性一旦设定调节较为困难，因此对于一些输入信号频率和幅度动态范围很宽或需灵活变换通带并保证截止频率精度的场合使用大为不便。为了解决以上问题，本课题基于单片集成可编程滤波器芯片的程控滤波器设计有着极其重要的意义。当输入信号幅度变化时，通过前级的程控增益放大模块实现对增益的精确控制最终使输出信号幅度基本保持稳定；而对于输入信号频率的改变，借助单片集成可编程滤波器芯片的同时辅以简单的外围器件，采用编程数据来完成RC网络的切换, 通过单片机编程对各种低频信号实现低通,高通(带通,带阻以及全通)滤波处理,而且滤波的特性参数如中心频率,品质因数等也可以根据不同的应用场合适当进行设置。提高了滤
3、波器的性能和指标的同时避免了传统有源滤波器电路滤波特性参数精度不高、电路复杂、设计和调试麻烦等难题，可以很好的应用于信号频率及幅度在宽范围内变化的场所，操作方便，性能优良。1 系统的功能和基本原理1.1 系统的任务及要求任务：设计并制作程控滤波器，其组成如图1所示。放大器增益可设置；低通或高通滤波器通带、截止频率等参数可设置。要求： （1）放大器输入正弦信号电压振幅为10mV，电压增益为40dB，增益10dB 图1 程控滤波器组成框图步进可调，通频带为100Hz40kHz，放大器输出电压无明显失真。（2）滤波器可设置为低通滤波器，其-3dB截止频率fc在1kHz20kHz范围内可调，调节的频率
4、步进为1kHz，2fc处放大器与滤波器的总电压增益不大于30dB, RL=1K。（3）滤波器可设置为高通滤波器，其-3dB截止频率fc在1kHz20kHz范围内可调，调节的频率步进为1kHz，0.5fc处放大器与滤波器的总电压增益不大于30dB, RL=1K。（4）电压增益与截止频率的误差均不大于10%。（5）有设置参数显示功能。（6）制作一个简易幅频特性测试仪，其扫频输出信号的频率变化范围是100Hz200kHz，频率步进10kHz。1.2系统方案论证方案一：由单片机作为控制核心，编程控制放大器模块实现增益可调,滤波器模块通过单片机控制实现-3dB时截止频率fc在1kHz20kHz范围内可调
5、的高、低通滤波器的设计。设计框图如图2所示。方案二：由可编程逻辑器件FPGA作为控制核心，控制放大器模块实现增益可调,通过控制AD/DA模块以及相应算法CPLD本身还将作为滤波器部分实现数字滤波。设计框图如图3所示。分析比较以上两个方案，方案二FPGA实现数字滤波有极大的灵活性，可以在不增加任何硬件成本的基础上对信号进行有效的滤波，而且可以实现模拟器件难以实现的高阶滤波。但要进行高效率的滤波，对AD采样要求有较高的采样速率和时实性。数字滤波器是一个采用有限精度算法实现的线性非时变离散系统，图2 方案一结构图图3 方案一结构图它的设计步骤为先根据需要确定其性能指标，设计一个系统函数H（z）逼近所
6、需要的技术指标，最后采用有限的精度算法实现。需采用DSP算法的建模和基于纯数学的仿真，其数学模型无法为硬件DSP应用系统直接产生实用程序代码，仿真测试的结果也仅仅是基于数学算法结构。而以往FPGA所需的传统的基于硬件描述语言（HDL）的设计由于要考虑FPGA的硬件的延时与VHDL的递归算法的衔接，以及补码运算和乘积结果截取等问题，相当繁杂。方案一采用单片机作为控制核心，通过外接程控增益放大电路、模拟滤波器电路，不需要过于复杂的算法，控制简单，易于实现，在满足了设计要求的同时很大程度上节省了开发时间和成本。综合考虑以上因素实际制作时本设计采用了方案一。1.3系统总体结构图输入信号首先接入可编程放
7、大器，经单片机控制放大增益后输出作为可编程滤波器的输入信号，从而完成对输入信号的滤波处理。键盘和液晶显示作为人机交互工具通过单片机实现对可编程放大器和可编程滤波器参数设置。DDS时钟信号产生模块作为可编程滤波器的时钟源。对滤波器进行幅频特性测试时，DDS扫频信号产生模块作为滤波器的扫频输入信号，此时通过一路模数转换对滤波器输出进行采样，采样数据经可编程逻辑器件CPLD处理后将各扫频段内峰值由两路数模转换在示波器上恢复出来显示结果即为相应滤波器幅频特性，从而完成简易幅频特性测试仪的制作。单片机与CPLD通信保证了二者的同步工作。 图4 系统总结构2 各功能模块设计2.1程控放大电路程控放大电路实
8、现主要有以下几种方案: 1.运放+模拟开关+电阻网络。利用模拟开关切换电阻反馈网络，从而改变放大电路的闭环增益。此种方法所需无器件较多，电路庞大，而且精度受到限制。所以不采用本方案。2.运放+数字电位器。采用固态数字电位器来控制放大电路的增益，线路较为简单。但现有的数字电位器分辨率有限，构成的放大器精度有限。3.采用D/A转换器来实现高精度可编程增益放大器。该方案的优点是控制方便，电路比较简单，但是控制的数字量和最后的增益不成线形关系而是指数关系，造成增益调节不精确，精度下降。所以本方案没有采用。4.集成程控增益放大器。AD603具有低漂移、低非线性、高共模抑制比和宽频带等优点，易于控制。增益
9、在 + 9 + 41dB 时具有 9MHz 带宽改变管脚间的连接电阻,可使增益处在上述范围内。由于前级输入信号只有10mv,考虑在输入信号与AD603之间接上一片AD620(仪表放大器,具有极高的共摸抑制比)能够使输入信号很好的输入到AD603中。本设计采取了这种方案。AD603是一种具有程控增益调整功能的专用芯片。它是一个低噪、90MHz带宽增益可调的集成运放，如增益用分贝表示，则增益与控制电压成线性关系，压摆率为275V/s。管脚间的连接方式决定了可编程的增益范围，增益在-11+30dB时的带宽为90Mhz，增益在+9+41dB时具有9MHz带宽，改变管脚间的连接电阻，可使增益处在上述范围
10、内。而且该集成的外围电路非常简单，其诸多的优点使我们最终决定使用AD603做放大电路部分。AD603由无源输入衰减器、增益控制界面和固定增益放大器三部分组成。图（6）中加在梯型网络输入端(VINP)的信号经衰减后,由固定增益放大器输出,衰减量是由加在增益控制接口的电压决定。增益的调整与其自身电压值无关, 而仅与其差值VG有关, 由于控制电压GPOS/ GNEG 端的输入电阻高达50M ,因而输入电流很小,致使片内控制电路对提供增益控制电压的外电路影响减小。以上特点很适合构成程控增益放大器。当“滑动臂”从左到右是可以连续移动的。当VOUT 和FDBK 两管脚的连接不同时, 其放大器的增益范围也不
11、一样。对于10mV的小信号，前级用精密仪表放大器AD620，该放大器有放大整形的作用, AD620是一种只用一个外部电阻就能设置放大倍数为11000的低功耗、高精度仪表放大器。外部电路简单,性能稳定。此处使用AD620电路仅对输入信号放大10dB，如图（5）所示:增益计算： 则有： 式中G为放大倍数，Rg为控制增益的电阻。后级采用AD603，进行可控制增益放大。如图6所示: 增益范围20dB到40dB。计算公式: 图5 AD620组成的10dB放大电路 图6 AD603组成的可控增益放大电路原理图图7 程控放大总体模块电路电路此处采用了多路模拟开关CC4051切换电阻来改变AD603一脚(GP
12、OS)和二脚(GENG)之间的电压差最终达到控制AD603七脚(VOUT)输出电压(增益)的变化的目的。详细电路图如图（7）所示。（此电路还有较大发挥空间，在原有电路基础上可以将前级AD620模块电压放大增益适当设置大一些，后级放大30dB到40dB，那么通过模拟开关的切换，总模块电压增益范围可达60dB。2.2基准时钟信号产生电路该电路采用DDS芯片，可以提供很高带宽的时钟信号。对于DDS产生的信号,由于幅度比较小， 在此采用AD811宽带运算放大器对信号进行放大。放大后的信号经过一级跟随器(注:一级跟随器是很有必要的,它能够很好的解决阻抗匹配的问题)再经过一个正负比较器得到同频率的方波将电
13、平调整后即可作为滤波电路的时钟信号。DDS技术：DDS是直接数字频率合成的简称，能直接在基准时钟的准确相位控制下获得合成频率输出，具有良好的频率分辨率和快速的变频性能。数字合成技术使信号源变得非常轻便，且覆盖频率范围宽、输出动态范围大、容易编程、适用性强、使用方便。DDS的基本原理是利用采样定理，通过查表法产生波形。AD9851：AD9851是采用先进的CMOS技术生产的直接数字合成器。AD9851 的最高工作时钟为180MHZ，内部除了完整的高速DDS 外，还集成了时钟6倍频器和一个高速迟滞比较器。集成的6倍频器降低了外部参考时钟频率，仅需一个30MHZ 晶振即可。因此减小了高频辐射，提高了
14、系统的电磁兼容能力。DDS可以工作在串行或并行工作模式中,上电复位时默认为并行模式。在并行工作模式下，40bit 的数据可通过8位数据线分5次装入，装入顺序为W0-W1-W2-W3-W4。输入完40位数据后，在FQ-UD的上升沿作用下将40位数据送入DDS核心，并启动AD9851，按设置的频率输出。其中W0中的D0位为6倍频的使能控制，当D0=1时，6倍频启用，D0=0时，6倍频不工作；D1位为工作方式控制，当D1=1 时,工作在并行方式，D1=0时，工作在串行方式；D2位为掉电方式控制，当D2=0时，工作在非掉电方式，D2=1时工作在掉电方式；D3-D7为相位调制位（对应相位调节位是从低位到
15、高位）；W4-W1为频率调制字（对应频率调节位是从低位到高位）。输入完5组数据后，只要FQ-UD出现上升沿，就自动将40位数据,送入 DDS 核心，并启动AD9851按设置的频率输出。频率计算公式为式中：Fclk为晶振时钟源的频率， Phase为设置的频率调节值；Fout为输出频率。相位计算公式为式中：Phase为输入的相位的调节值；P为输出的相位值（弧度）。DDS电路图： 图8 DDS时钟信号产生电路图9 AD811放大电路由于DDS模块产生的正弦信号频率较高（输出电压幅度500mv），在此采用了高速宽带运放AD811，其增益带宽积高达140MHz，最终能够不失真的将DDS输出的信号放大并送至后级处理。图10 比较器电路2.3程控滤波电路该电路主要由集成滤波芯片MAX297（低通滤波芯片），MAX262（高通滤波芯片）构成。 （1）MAX262内部结构MAX262主要由放大器、积分器、电容切换网络（SCN）和工作模式选择器组成。积分器、电容切换网络（SCN）和工作模式选择器分别由编程数据M0M1，F0F5和Q0Q6控制。MAX262内部有两个二级滤波器，滤波器A和B可以单独使用，也可级联成四阶滤波器使用。芯片的使用非常灵活，但它们均受同一组编程数据的控制。 MAX262芯片的工作频率为1Hz140kHz。当时钟频率为4M
