《实验指导书数字电路》由会员分享，可在线阅读，更多相关《实验指导书数字电路（42页珍藏版）》请在金锄头文库上搜索。
1、实验报告 河南财经政法大学2011 年-2012 年 第 一 学期院 系： 计算机与信息工程学院 专 业： 计算机科学与技术 课程名称： 数字电路 班 级： 姓 名： 学号： 指导教师： 实验一TTL逻辑门的逻辑功能及主要参数的测试实验目的（1）掌握TTL与非门主要参的测试方法；（2）掌握TTL与非门传输特性的测试方法；实验仪器（1）数字实验装置一台；（2）示波器 一台；（3）数字毫伏表 一只；（4）uA电流表一只；（5）74LS00 一片；实验原理（一）与非门逻辑功能 二输入端F=AB 四输入端F=ABCD（二）TTL与非门主要参数1、空载导通电源电流IE1；IE1是与非门处于开启状态下流过
2、电源的电流，其大小标志着开态门功耗P1的大小，P1=Vcc IE1。（一般指标：IE110mA）。2、 空载截止电源电流IE2；IE2是与非门处于关闭状态下流过电源的电流，其关闭门的功耗P2=Vcc IE（2）与非门静态功耗：P=（P1+P2）/2。（一般指标：IE25mA）。3、 输入短路电流Iis：输入短路电流Iis是被测输入端接，其余输入端悬空时，灌进前级门的负载电流，Iis太大将影响前级门的扇出系数（一般指标：Iis1.5mA）。4、 输入漏电流IiH是寄生晶体管效应产生的输入电流。（一般指标：IiH70mA）。5、 输出高电平VOH；输出高电平是电路的关态输出电平，即电路输入端有一个
3、以上低电平时的输出值（一般指标：VOH3.2V）。6、 输出低电平VOL；输出低电平是电路的开态输出电平，即所有输入端接高电平时的输出电平值，（一般指标：VOL0.35V）。7、 开门电平VON；开门电平VON是指输出为额定低电平时的最小输入电平。（一般指标：VOL1.8V）。8、 关门电平VOFF；开门电平VOFF是指输出为额定高电平的90%时的输入电平。（一般指标：VOFF0.8V）。9、平均延迟时间tpd；平均延迟时间tpd是衡量门电路开关速度的参数，tpd=(tp1+tp2)/（2）其中，tp1：导通延迟时间，tp2：延迟时间，（tpd30ns）实验内容（一）、与非门的逻辑功能测试；采
4、用二输入与非门74LS00进行逻辑功能测试。测试结果填入表1-1。（二）、与非门主要参数测试：电源电压VCC=5V。1、空载导通电源电流IE1：1)测试条件：输入端全部悬空，输出端空载。2)测试电路如图1-1；ABY表1-1 图1-12、空载截止电源电流IE2：1)测试条件：任一输入端低电平（0）输出悬空。2)测试电路如图1-2；图1-23、输入短路电流Iis：1)测试条件：被测输入端通过电流表接地，其余输入端和输出端悬空。2)测试电路如图1-3；图1-34、输入端漏电流IiH：1)测试条件：被测输入端通过电流表接VCC，其余输入端接地。2)测试电路如图1-4；图1-45、 输出高电平VOH，
5、输出低电平VOL ，开门电平VON与关门电平VOFF的测试：1）测试条件：测空载传输特性：输出空载，任一输入端接可调电压，其余输入端悬空。2）测试电路如图1-（5）利用10K电位器调节输入电压值。实测电压传输特性曲线，并从曲线上读出VOH、VOL、VON、VOFF，实测数据填入表1-2中。图1-5表1-2Vi（V）0.30.51.01.11.21.31.41.52.0Vo（V）6、 扇出系数N：1）测试条件：所有输入端悬空。2）测试电路如图1-6；图1-67、 平均传输延迟时间tpd：将74LS00其中三个与非门按下图连接构成环形振荡器。图1-7该振荡器输出脉冲周期T=2（tpd1+tpd2+
6、tpd3），tpd1=tpd2=tpd（3）tpd=t/（6）t=1/f，用频率计或示波器测量其振荡器的频率f，由此计算tpd。实验报告（1）整理实验数据，分析实验结果。（2）列出二输入与非门的真值表。（3）画出所测与非门的电压传输特性曲线。（4）根据实验测得的IE1、IE（2）计算与非门的静态平均功耗。评语： 日期： 年 月 日实验二 CMOS集成逻辑门的测试实验目的（1）了解和掌握CMOS集成逻辑门的特点及使用规则；（2） 验证CMOS门电路的功能。实验仪器（1）万用表1只（2）74LS00、74LS02各一片预习要求如用发光二极管指示CMOS电路的输出状态（发光二极管的工作电流I=10m
7、A，管压降V1.8V），电路应如何连接？CMOS逻辑门的特点与使用规则（1）主要特点1）微功耗，一个单门功耗仅为0.010.1uw；2）电源适应范围宽38V；3）输出摆幅大，接近于VDD；4）输入阻抗大，其值为10；5）扇出系数大，可达50左右；（2）使用规则1）输入端a， 不使用的输入端不能悬空，应根据逻辑关系或接VDD或接VSS；b， CMOS集成电路在未接电源VDD之前，不允许输入信号；c， 输入时钟脉冲，前后沿通常在510ns内。2）输出端d， 输出端不允许直接接VDD或VSS；e， 一般情况下不允许输出端并联。3）实验时，先加VDD，后加输入信号；断开时，先撤去输入信号，后去掉VDD
8、；4）VDD与VSS绝对不允许接反，加电前先把测试电路与电源线接好。实验内容（1）集成块在接通电源前要把电源电压调到+5V。（2）在集成电路接通电源前，要注意CMOS门电路中不用的输入端不能悬空，应根据不同的逻辑要求，分别接VSS或通过几十K几百K的电阻接到VDD或与旁边的输入端一起并用。（3）用万用表测试与非门74LS00的输出高电平或低电平；（4）验证或非门74LS02的逻辑功能，按表2-1。 表2-1ABF00011011（5）利用现有的组件，组成具有如下表达式的逻辑功能的电路。Y=AB；Y=AB+C；a，出逻辑电路图；b，列出真值表；c，进行测试，把输出值填入真值表中。实验报告（1）整
9、理实验数据；（2）整理CMOS组件与一般TTL组件各有什么特点；（3）使用CMOS组件时，应注意哪些？评语： 日期： 年 月 日实验三 门电路逻辑功能实验实验目的（1）熟悉门电路逻辑功能。（2）熟悉数字电路学习机及示波器使用方法。实验仪器（1）双踪示波器一台（2）万用表一台（3）器件 74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 l片 74LS86 二输入端四异或门 l片 74LS04 六反相器 l片预习要求（1）门电路工作原理及相应逻辑表达式。（2）熟悉所用集成电路的引线位置及各引线用途。（3）了解双踪示波器使用方法。实验内容实验前按学习机使用说明先检查学习机电源是否
10、正常。然后选择实验用的集成电路。按自己设计的实验接线图连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。（1）测试门电路逻辑功能1) 选用双四输入与非门74LS20一只，插入实验板，按图3-1接线，输入端接K1K4 (电平开关输出插口)，输出端接电平显示发光二极管（L1L16中任意一个）。图3-1 2）将电平开关按表3-1置位，分别测输出电压及逻辑状态。表3-1输入输出1 2 3 4 Y 电压HHHHLHHHLLHHLLLHLLLL（2）异或门逻辑功能测试 1)选二输入四异或门电路74LS8（6）按图3-2接线，输入
11、端l、2、4、接电平开关，输出端 A、B、Y接电平显示发光二极管。 2)将电平开关按表3-2置位，将结果填入表中。图3-2表3-2输入输出ABYY电压（V）L LL LH LL LH HL LH HH LH HH HL HL H（3）逻辑电路的逻辑关系 l）用74LS00、按图3-（3）3-4接线，将输入输出逻辑关系分别填入表3-3、表3-4中,图3-3表3-3输入输出ABYLL LHHLHH图3-4表3-4输入输出ABYZLL LHHLHH2)写出上面两个电路逻辑表达式。（4）利用与非门控制输出。用一片74LS00按图3-6接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。（5）用与非门组成其它门电路并测试验证。 1）组成或非门。用一片二输入端四与非门组成或非门Y=AB=AB=画出电路图，测试并填表3-5表3-5输入输出ABYLL LHHLHH表3-6 输入输出ABYLL LHHLHH2）组成异或门（a）将异或门表达式转化为与非门表达式。（b）画出逻辑电路图（c）测试并填表3-6实验报告（1）按各步骤要求填表并画逻辑图。（2）回答问题：1）怎样判断门电路逻辑功能是否正常?2）与非门一个输入接连续脉
