第2章硬件结构剖析

《第2章硬件结构剖析》由会员分享，可在线阅读，更多相关《第2章硬件结构剖析（99页珍藏版）》请在金锄头文库上搜索。

1、1,第2章 AT89S51单片机 硬件结构,2,单片机应用特点是程序来控制硬件，读者应首先熟知并掌握AT89S51片内硬件的基本结构和特点。 2.1 AT89S51单片机的硬件组成 片内结构如图2-1所示。把作为控制应用所必需的基本功能部件都集成在一个集成电路芯片上。 有如下功能部件和特性： （1）8位微处理器（CPU）； （2）数据存储器（128B RAM）； （3）程序存储器（4KB Flash ROM）； （4）4个8位可编程并行I/O口（P0口、P1口、P2口、P3口）；,图2-1 AT89S51单片机片内结构,4,（5）1个全双工的异步串行口； （6）2个可编程的16位定时器/计数器

2、； （7）1个看门狗定时器； （8）中断系统有5个中断源，对应5个中断向量； （9）特殊功能寄存器（SFR）26个； （10）低功耗模式有空闲模式和掉电模式，且具有掉电模式下 的中断恢复模式； （11）3个程序加密锁定位；,5,与AT89C51比，AT89S51更突出的优点： （1）增加在线可编程功能ISP（In System Program），字节和页编程，现场程序调试和修改更加方便灵活； （2）数据指针增加到两个，方便对片外RAM的访问； （3）增加了看门狗定时器，提高了系统的抗干扰能力； （4）增加断电标志； （5）增加掉电状态下的中断恢复模式；,片内各功能部件通过片内单一总线连接而成（

3、图2-1），基本结构依旧是CPU 加上外围芯片的传统微机结构。 CPU对各种功能部件的控制是采用特殊功能寄存器（SFR，Special Function Register）的集中控制方式。 介绍图2-1中片内各功能部件。 （1）CPU（微处理器） 8位，与通用CPU基本相同，包括了运算器和控制器两大部分，还有面向控制的位处理功能。,6,（2）数据存储器（RAM） 片内为128B（52子系列为256B），片外最多可扩64KB。 （3）程序存储器（Flash ROM） 片内集成有4KB的Flash存储器（AT89S52 则为8KB；AT89C55片内20KB），如片内容量不够，片外可外扩至64KB

4、。 （4）中断系统 具有5个中断源，2级中断优先权。 （5）定时器/计数器 2个16位定时器/计数器（52子系列有3个），4种工作方式。,7,（6）串行口 1个全双工的异步串口，4种工作方式。可进行串行通信，扩展并行I/O口，还可与多个单片机构成多机通信系统。 （7） 4个8位的并行口：P0口、P1口、P2口和P3口。 。 （8）特殊功能寄存器（SFR） 26个，对片内各功能部件管理、控制和监视。是各功能件的控制寄存器和状态寄存器，映射片内RAM区80HFFH内。 （9）1个看门狗定时器WDT 当由于干扰程序陷入死循环或跑飞时，可使程序恢复正常运行。,8,AT89S51完全兼容AT89C51，

5、在充分保留原来软、硬件条件下，完全可用AT89S51直接代换。 2.2 AT89S51的引脚功能 先了解引脚，牢记各引脚功能。 AT89S51与各种8051芯片的引脚兼容。目前多采用40只引脚双列直插，如图2-2。此外，还有44引脚的PLCC和TQFP封装方式的芯片。 引脚按其功能可分为如下3类： （1）电源及时钟引脚VCC、VSS；XTAL1、XTAL2。 （2）控制引脚 PSEN*、ALE/PROG*、EA*/VPP、RST（RESET） （3）I/O口引脚P0、P1、P2、P3，为4个8位I/O口,9,2.2.1 电源及时钟引脚 1电源引脚 （1）VCC（40脚）：+5V电源。 （2）V

6、SS（20脚）：数字地。,10,图2-2 AT89S51双列直插封装方式的引脚,2时钟引脚 （1）XTAL1（19脚）：片内振荡器反相放大器和时钟发生器电路输入端。用片内振荡器时，该脚接外部石英晶体和微调电容。外接时钟源时，该脚接来自外部时钟振荡器的信号。 （2）XTAL2（18脚）：片内振荡器反相放大器的输出端。当使用片内振荡器，该脚接外部石英晶体和微调电容。当使用外部时钟源时，本脚悬空。 2.2.2 控制引脚 （1）RST (RESET，9脚) 复位信号输入，在引脚加上持续时间大于2个机器周期的高电平，可使单片机复位。正常工作，此脚电平应 0.5V。,11,当看门狗溢出时，该脚将输出96个

7、时钟振荡周期的高电平。 （2）EA*/VPP (Enable Address/Voltage Pulse of Programing，31脚) EA*：第一功能：外部程序存储器访问允许控制端。 EA*=1，在PC值0FFFH（不超出片内4KB Flash存储器地址范围）时，单片机读片内Flash存储器（4KB）中的程序，但PC值0FFFH （超出片内4KB Flash地址范围）时，将自动转向读取片外60KB（1000H-FFFFH）程序存储器空间中的程序。 EA*=0，只读取片外程序存储器中内容，读取地址范围为0000HFFFFH，片内的4KB Flash 程序存储器不起作用。,VPP：引脚第

8、二功能，对片内Flash编程，接编程电压。 （3）ALE/PROG*（Address Latch Enable/PROGramming，30脚） ALE：为CPU访问外部程序存储器或外部数据存储器提供地址锁存控制信号，将低8位地址锁存在片外的地址锁存器中。 此外，单片机正常运行时，ALE端一直有正脉冲信号输出，此频率为fosc的1/6。该信号可作外部定时或触发信号使用。 注意:每当AT89S51访问外部RAM或I/O时，要丢失一个ALE脉冲,所以ALE引脚的输出信号频率并不是准确的1/6 fosc 。,13,如不需要ALE端输出脉冲信号，可将特殊功能寄存器AUXR（地址8EH，本章后面介绍）的

9、第0位（ALE禁止位）置1，来禁止ALE操作，但在执行访问外部程序存储器或外部数据存储器操作时，ALE仍然有效，即ALE禁止位不影响对单片机对外部存储器的访问。 PROG*：引脚第二功能，对片内Flash编程，加编程脉冲输入。,14,（4） PSEN* （Program Strobe ENable，29脚） 片外程序存储器读选通信号，低有效。 2.2.3 并行I/O口引脚 （1）P0口：P0.7 P0.0脚 ，8位，漏极开路的双向I/O口 当外扩存储器及I/O接口芯片时，P0口作为低8位地址总线及数据总线的分时复用端口。 P0口也可作通用的I/O口用，需加上拉电阻，这时为准双向口。如作输入，应

10、先向端口写1。可驱动8个LS型TTL负载。 （2）P1口：P1.7 P1.0脚，8位，准双向I/O口，内有上拉电阻。 准双向I/O口，作通用I/O输入时，应先向端口锁存器写1,15,P1口可驱动4个LS型TTL负载。 P1.5/MOSI、P1.6/MISO和P1.7/SCK 也可用于对片内Flash存储器串行编程和校验，分别是串行数据输入、输出和移位脉冲引脚。 （3）P2口：P2.7 P2.0脚，8位，准双向I/O口，具有内部上拉电阻。 当AT89S51扩展外部存储器及I/O口时，P2口作为高8位地址总线输出高8位地址。 P2口也可作普通I/O使用。当作通用I/O输入时，应先向端口输出锁存器写

11、1。可驱动4个LS型TTL负载。,（4）P3口：P3.7 P3.0脚，8位，准双向I/O口，具有内部上拉电阻。 可作为通用的I/O口使用。作为通用I/O输入，应先向端口输出锁存器写入1。可驱动4个LS型TTL负载。 P3口还可提供第二功能。第二功能定义如表2-1，应熟记。 综上所述，P0口作为总线口时，为双向口，作通用I/O用时，为准双向口，需加上拉电阻。P1、P2、P3口均为准双向口。,17,18,注意：准双向口与双向口的差别。准双向口仅有两个状态。而P0口作为总线使用，口线内无上拉电阻，处于高阻“悬浮”态。故为双向三态I/O口。 为什么P0口要有高阻“悬浮”态？因为P0口作为数据总线用时，

12、多个数据源都挂在数据总线上，当P0口不需要读写其他数据源时，需要与数据总线高阻“悬浮”隔离。 准双向I/O口则无高阻“悬浮”态。 另外，准双向口作通用I/O输入使用时，需先向该口先写入“1”。准双向口与双向口的差别，学习2.5节的P0P3口内部结构后，会有更深入了解。,19,至此，40只引脚已介绍，应熟记每一引脚功能，对应用系统硬件电路设计十分重要。 2.3 AT89S51的CPU 由图2-1，由运算器和控制器构成。 2.3.1 运算器 对操作数进行算术、逻辑和位操作运算。主要包括算术逻辑运算单元ALU、累加器A、位处理器、程序状态字寄存器PSW及两个暂存器等。 1算术逻辑运算单元ALU 可对

13、8位变量逻辑运算（与、或、异或、循环、求补和清零），还可算术运算（加、减、乘、除）,20,ALU还有位操作功能，对位变量进行位处理，如置“1”、清“0”、求补、测试转移及逻辑“与”、“或”等。 2累加器A 累加器A是CPU中使用频繁的一个8位寄存器，在使用汇编语言编程时，有些场合必须写为Acc。 作用如下： （1）ALU单元的输入数据源之一，又是ALU运算结果存放单元 （2）数据传送大多都通过累加器A，相当于数据的中转站。为解决“瓶颈堵塞”问题，AT89S51增加了一部分可不经过累加器的传送指令。,21,A的进位标志Cy是特殊的，因为它同时又是位处理机的位累加器 3程序状态字寄存器PSW PS

14、W（Program Status Word）位于片内特殊功能寄存器区，字节地址D0H。 包含了程序运行状态的信息，其中4位保存当前指令执行后的状态，供程序查询和判断。格式如图2-3。 图2-3 PSW的格式,22,PSW中各位功能： （1）Cy（PSW.7）进位标志位 可写为C。在算术和逻辑运算时，若有进位/借位，Cy1；否则，Cy0。在位处理器中，它是位累加器。 （2）Ac（PSW.6）辅助进位标志位 在BCD码运算时，用作十进位调整。即当D3位向D4位产生进位或借位时，Ac1；否则，Ac0。 （3）F0（PSW.5）用户设定标志位 由用户使用的一个状态标志位，可用指令来使它置“1”或清“0

15、，控制程序的流向。用户应充分利用。,23,（4）RS1、RS0（PSW.4、PSW.3）4组工作寄存器区选择 选择片内RAM区中的4组工作寄存器区中的某一组为当前工作寄存区。如表2-2。,24,表2-2 RS1、RS0与4组工作寄存器区的对应关系,（5）OV（PSW.2）溢出标志位 当执行算术指令时，用来指示运算结果是否产生溢出。如果结果产生溢出，OV=1；否则，OV=0。 （6）PSW.1位：保留位。 （7）P（PSW.0）奇偶标志位 指令执行后，累加器A中“1”的个数是奇数还是偶数。 P=1，A中“1”的个数为奇数。 P=0，A中“1”的个数为偶数。 此标志位对串行通信有重要意义，常用奇偶

16、检验来检验数据串行传输的可靠性。,26,2.3.2 控制器 任务：识别指令，并根据指令的性质控制单片机各功能部件，从而保证单片机各部分能自动协调地工作。 控制器包括：程序计数器、指令寄存器、指令译码器、定时及控制逻辑电路等。功能是控制指令的读入、译码和执行，从而对各功能部件进行定时和逻辑控制。 程序计数器PC是一个独立的16位计数器，指令不可直接访问。单片机复位时，PC内容为0000H，从程序存储器0000H单元取指令，开始执行程序。 PC工作过程：CPU读指令时，PC的内容作为所取指令的地址，程序存储器按此地址输出指令字节，同时PC自动加1。,PC内容变化轨迹决定程序流程。当顺序执行程序时自动加1；执行转移程序或子程序、中断子程序调用时，自动将其内容更改成所要转移的目的地址。 PC计数宽度决定了程序存储器的地址范围，16位，故可对64KB（=216B）寻址。 2.4 AT89S51单片机存储器的结构 存储器结构特点之一是将程序存储器和数据存储器分开（哈佛结构），并有各自