基于传输门的低功耗触发器2

《基于传输门的低功耗触发器2》由会员分享，可在线阅读，更多相关《基于传输门的低功耗触发器2（64页珍藏版）》请在金锄头文库上搜索。

1、1,重庆邮电大学光电工程学院,低功耗CMOS集成电路设计,第四讲 2013.11.18,低功耗触发器 -基于低功耗触发器研究by 王伦耀 -浙江大学硕士论文,2,触发器及其低功耗必要性 功耗分析 低功耗触发器设计技术,3,4,触发器及其低功耗必要性,在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑运算，还经常需要将这些信号和运算结果保存起来。为此,需要使用具有记忆功能的基本逻辑单元。能够存储1位二值信号的基本单元电路通称位为触发器。 触发器作为时序电路最基本的组成单元，是低功耗电路设计的一个重要方面。,触发器：,5,触发器：,根据划分标准触发器可分成不同的类别。,根据实现一次状态转换

2、方式的不同可以将触发器分成下面四种类型： 主从型结构触发器；并列式结构触发器；维持阻塞触发器；时钟竞争触发器。 根据电路结构形式不同，可以分为：基本RS触发器，同步RS触发器，主从型触发器，维持阻塞触发器和边沿触发器等。,触发器及其低功耗必要性,6,触发器：,根据划分标准触发器可分成不同的类别。,根据控制方式的不同(即信号的输入方式以及触发器状态随输入信号变化的规律的不同)，触发器的逻辑功能在细节上又有所不同。因此触发器又可以根据逻辑功能分为RS触发器，JK触发器，T触发器，D触发器等几种类型。 此外，根据存储数据的原理的不同，还把触发器分为静态触发器，动态触发器和介于二者之间的半静态触发器。

3、,触发器及其低功耗必要性,7,触发器：一、基本RS触发器,用与非门组成的基本RS触发器 电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。,用或非门组成的基本RS触发器,触发器及其低功耗必要性,8,触发器：二、 同步RS触发器,给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为同步触发器。 同步RS触发器的电路结构如下：,触发器及其低功耗必要性,9,触发器：二、 同步RS触发器,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器

4、的状态也可能发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,触发器及其低功耗必要性,10,触发器：三、主从RS触发器,由两级同步RS触发器串联组成。G1G4组成从触发器，G5G8组成主触发器。CP 与CP互补，使两个触发器工作在两个不同的时区内。,触发器及其低功耗必要性,11,触发器：二、主从RS触发器,主从触发器的触发翻转分为两个节拍： （1）当CP1时，CP0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端

5、的状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。,触发器及其低功耗必要性,12,触发器：三、主从RS触发器,主从触发器的触发翻转分为两个节拍： （1）当CP1时，CP0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，

6、主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。,触发器及其低功耗必要性,13,触发器：四、主从JK触发器,主从RS触发器的缺点：使用时有约束条件RS=0。 为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。,触发器及其低功耗必要性,14,触发器：四、主从T触发器,如果将JK触发器的J和K相连作为T输入端就构成了T触发器。,触发器及其低功耗必要性,15,触发器：五、维持阻塞边沿D触发器,解决空翻和一次变化问题。 D触发器只有一个触发输入端D，因此，逻辑关系非常简单。 D触发器的特性方程为：Qn+1=D 为了克服空翻，并具有边沿

7、触发器的特性，在原电路的基础上引入三根反馈线L1、L2、L3。,触发器及其低功耗必要性,为什么低功耗触发器？,数字逻辑电路分类：组合逻辑和时序逻辑； 数字信号的存储有两种实现方式： 一是采用正反馈的方式或信号重构实现（静态）在这种情况下，将一个或多个输出内部输出信号反馈到输入端,通过正反馈得到一个稳定的输出,实现数字信号的存储。两个首尾环接的反相器便是这种存储方式的一个典型电路。,16,触发器及其低功耗必要性,为什么低功耗触发器？,数字信号的存储有两种实现方式： 二是采用电荷储存方式实现（动态），这种存储方式在MOS电路设计中非常的普遍,但它需要不断的刷新,以防止因为电荷的流失导致存储信号值的

8、改变。因此我们经常将这种存储方式称为动态的。相对于第二种方式,而第一种存储方式是不用刷新的,因此我们称这种方式是静态的。,17,触发器及其低功耗必要性,18,在低功耗大规模集成电路设计中,其中很有意义的一块是如何降低与时钟相关的这部分电路的功耗,因为有资料表明,这一块电路的功耗占整个芯片功耗的20%一50%之多1。 进一步细分这部分和时钟相关的电路的功耗,大致可以分成以下3部分2： 1、时钟网络消耗的功耗； 2、时钟网络中缓冲器的功耗； 3、与时钟网络相连的触发器的功耗。 1 BradleyJ.Bensehneideretal., A300-MHz 64-b Quad Issue CMOS R

9、ISC MieroProeessor, IEEEJ.Solid-State Circuits,1995,30(6):1203一1211. 2 WaiChung,Timothy Loand Manojsaehdev,A Comparative Analysis of Low-Power Low-Voltage Dual-Edge-Triggered Flip一FlopS, IEEETransOnVery large Scale Integration(VLSI)System,2002,10(6):917一920.,为什么低功耗触发器？,触发器及其低功耗必要性,19,低功耗触发器,近年来的研究表明

10、,在数字系统中时钟系统消耗的功率占了系统功耗的比例为20%-50%。而触发器消耗的功耗约占总的时钟系统功耗的90%3。 由于时钟主要作用于触发器,因此,对触发器的功耗分析及低功耗设计就变得十分重要。 3Sakurai,T.Kuroda.Low Power circuit design for multimedia CMOSVLSI5.Proc.SynthesisSys.Integration Mixed Technol.(SASIMI),1996,PP:3一10.,为什么低功耗触发器？,20,为什么低功耗触发器？,时钟网络总的功耗的表达式:,Vdd 为电源电压； fclk 为时钟频率； fda

11、ta 为平均数据变换率； cclk 整个时钟网络的寄生电容； cffclk 触发器而言时钟输入端的电容； cffdata 触发器而言数据通路的电容。,触发器及其低功耗必要性,21,低功耗触发器,为什么低功耗触发器？,对上页等式右边的任何一项的减少，都将降低整个时钟网络的功耗。 对触发器而言，降低时钟网络功耗可以做下列工作： 1、减少时钟信号的摆幅，或者减小Vdd值。 2、在传送等量的数据情况下，将时钟频率降下来(减少fclk)。这点很自然地会利用双边沿触发器。 3、通过简化电路结构,减少芯片面积，从而达到减少整个电路的节点电容，降低功耗的目的。 4、除了降低动态功耗，也有一些方法是建立在减少短

12、路功耗的基础上的。,触发器及其低功耗必要性 功耗分析 低功耗触发器设计技术,22,23,触发器功耗分析,触发器功耗,CMOS电路的主要功耗为动态功耗，且它的大部分起因于电路对节点电容的充放电4。 对某一节点电容Ci的每一次充电(或放电)将会导致:0.5(VDD)2能量的损耗。于是电路中某一节点i在全部工作时间中的平均功耗可以表示为: 其中Esw:为开关活动性，它表示在每个时钟周期1/fclk中的节点i信号的平均跳变数。 4MPEDRAM. Power minimization in IC Design: Principles and applications.ACM Transactions

13、on Design Autolnation,19961(1):3一56.,24,触发器功耗分析,在CMOS电路中主从型D触发器是主要采用的触发器类型。 如不计置位和复位信号，D触发器的输入信号相对简单，主要是时钟信号clk及激励输入信号D。此外，D触发器结构也比较简单，易于功耗分析和估算； 还有，在目前许多低功耗触发器研究中，都以D触发器为基础进行的。以此提出的新的低功耗触发器很多也是D触发器。 因此对D触发器进行功耗分析具有很好的代表性。,触发器功耗,25,触发器功耗分析,在对D触发器的功耗估计方面，由于时钟信号对触发器的作用是固定的，因此只要触发器的结构确定，则与时钟信号有关的功耗易于计算

14、与估计，且对每个触发器均一样。因此与触发器的激励输入D有关的功耗则完全取决于D的跳变情况。 着重研究触发器功耗中与激励输入D有关的动态功耗分析，以使能估计触发器电路的存储结构所消耗的功耗量，它与时钟信号所致的动态功耗分析一起构成了对触发器的动态功耗的完整分析。 通过对触发器的功耗分析，将有助于对触发器能量消耗过程的了解，从而有助于针对性地提出的低功耗触发器的设计。,触发器功耗,26,触发器功耗分析,主从D触发器功耗分析,图中主锁存器由反相器I1和I2构成，它在clk=0时接受D输入，而在clk=1时处于存储状态。从锁存器由I3和I4构成，它在clk=1时接受主锁存器的输入，而在clk=0时处于

15、存储状态，因此该主从型D触发器是时钟上升沿时改变输出，即上升沿触发的。,27,触发器功耗分析,主从D触发器功耗分析,28,触发器功耗分析,主从D触发器功耗分析,主从型D触发器内部各节点的信号跃迁情况,29,触发器功耗分析,主从D触发器功耗分析,上边的公式中，一当Esw确定，动态功耗便取决于负载电容。 先来分析负载为一个反相器的情况对上级信号源所对应的负载电容。文献5给出了一个反相器的电容分析。 5J.M.RABAEY.Digital integrated circuits:a design Perspective.,30,触发器功耗分析,主从D触发器功耗分析,Cgd1,2分别指MOS晶体管MI

16、和M2的栅-漏之间存在的寄生覆盖电容; Cdb1 和Cdb2:分别为MOS晶体管Ml和M2的漏区和衬底之间寄生pn结电容; Cw :为连线电容; Cg3和Cg4 :为下一级负载(M3,M4)栅极的等效电容; Cgd1,2 :是指考虑更下一级负载引起的一个等效电容。,31,触发器功耗分析,主从D触发器,1.2u工艺下MOS晶体管的模型参数：,32,触发器功耗分析,主从D触发器功耗分析,CL的组成及计算值,33,触发器功耗分析,主从D触发器功耗分析,D触发器中各个节点的负载情况可以分为下列几种: 负载为一个反相器，如在传输门T3关闭情况下的I1的负载； 负载为2个反相器，如I3的负载； 负载为3个反相器，如在传输门T3导通情况下的I1的负载。 还有通过传输门对下一级负载进行充放电这种情况，如I2。,34,触发器功耗分析,主从D触发