第3章单片机的结构和原理-1(组成)

《第3章单片机的结构和原理-1(组成)》由会员分享，可在线阅读，更多相关《第3章单片机的结构和原理-1(组成)（58页珍藏版）》请在金锄头文库上搜索。

1、单片机应用技术,主讲：王春梅,第3章 单片机的结构及原理,1、单片机的结构 2、单片机的工作原理 3、80C51的存储器 4、输入/输出端口 5、CPU时序及时钟电路 6、复位和复位电路 7、80C51系列单片机的低功耗方式,教学目的和要求,掌握单片机的结构及工作原理 掌握80C51的存储器结构 掌握输入输出端口的结构、作用、使用方法 了解CPU时序及时钟电路 掌握单片机的复位及复位方式 了解80C51系列单片机的两种低功耗方式,一、 标准型单片机的组成,图 31 AT89S51/S52的基本组成功能框图,单片机各功能部件 中央处理器（CPU） 数据存储器（内部RAM） 程序存储器（内部ROM

2、） 定时/计数器 并行I/O口 串行口 时钟电路 中断系统,图 32 AT89S51/52内部结构框图,（一）、运算器,1、运算器的组成,算术逻辑单元(简称ALU）,运算器,累加器,寄存器,2、运算器的作用,是把传送到微处理器的数据进行运算或逻辑运算。,举例,ALU可对两个操作数进行加、减、与、或、比较大小等操作，最后将结果存入累加器。,ALU执行不同的运算操作是由不同控制线上的信息所确定的。,例如： 两个数（7和9）相加，在相加之前，操作数9放在累加器中，7放在数据寄存器中，执行两数相加运算的控制线发出“加”操作信号，ALU即把两个数相加并把结果（16）存入累加器，取代累加器前面存放的数9。

3、,3、ALU的两个主要的输入来源,输入来源,数据寄存器,累加器,4、运算器的两个主要功能,（1）执行各种算术运算。,（2）执行各种逻辑运算，并进行逻辑测试。 如零值测试或两个值的比较。,控制器的组成,程序计数器,指令寄存器,指令译码器,时序产生器,操作控制器,1、控制器的组成,（二）、控制器,2、作用,它是发布命令的“决策机构”，即协调和指挥整个计算机系统的操作。,3、控制器的主要功能,对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作。,指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。,从内存中取出一条指令，并指出下一条指令在内存中的位置。,（三）、CPU中的主要寄

4、存器,1、累加器（A）,2、数据寄存器（DR）,3、指令寄存器（IR）,4、指令译码器（ID）,6、地址寄存器（AR）,5、程序计数器（PC）,1、累加器（A）,在算术和逻辑运算时，它具有双重功能： 运算前，用于保存一个操作数； 运算后，用于保存所得的和、差或逻辑运算结果。,累加器是微处理器中最繁忙的寄存器。,2、数据寄存器（DR）,数据（缓冲）寄存器（DR）是通过数据总线（DBUS）向存储器（M）和输入/输出设备I/O送（写）或取（读）数据的暂存单元。,3、指令寄存器（IR）,指令寄存器用来保存当前正在执行的一条指令。,当执行一条指令时先把它从内存取到数据寄存器中，然后再传送到指令译码器中。

5、,4、指令译码器（ID）,指令分为操作码和地址码字段，由二进制数字组成。当执行任何给定的指令，必须对操作码进行译码，以便确定所要求的操作。,指令寄存器中操作码字段的输出就是指令译码器的输入。,操作码一经译码后，即可向控制器发出具体操作的特定信号。,5、程序计数器（PC）,通常又称为指令地址计数器。,在程序开始执行前，必须将其起始地址，即程序的第一条指令所在的内存单元地址送到PC。,当执行指令时，CPU将自动修改PC的内容，使之总是保存将要执行的下一条指令的地址。,由于大多数指令都是按顺序执行的，所以修改的过程通常是简单的加1操作。,6、地址寄存器 （AR）,地址寄存器用来保存当前CPU所要访问

6、的内存单元或I/O设备的地址。,因为内存（I/O设备）和CPU之间存在着速度上的差别，所以必须使用地址寄存器来保存地址信息，直到内存（I/O设备）读/写操作完成为止。,存储器,地址总线、数据总线和若干控制线把存储器和微处理器连接起来。 存储器从CPU接收控制信号，以确定存储器执行读/写操作。,地址总线将8位地址信息送入地址译码器，地址译码器的输出可以确定唯一的存储单元。 数据总线用来传送存储器到CPU或CPU到存储器的数据信息。,1、程序存储器（ROM）,2、数据存储器（RAM）,返回,1、程序存储器（ROM）,地址从0000H开始。 用于存放程序和表格常数。,返回,2、数据存储器（RAM）,

7、地址为00H7FH。 用于存放运算的中间结果、数据暂存以及数据缓冲等。 这128B的RAM中有32个字节单元可指定为工作寄存器。 片内还有21个特殊功能寄存器（SFR），它们同128字节RAM统一编址，地址为80HFFH。后面详细介绍。,返回,双列直插式DIP,二、 AT89S51/52单片机的封装形式, AT89S51/52单片机的封装形式 双列直插式DIP,PLCC,带引线的塑料芯片载体.表面贴装型封装,PQFP,塑料方块平面封装,PQFP封装的芯片的四周均有引脚，其引脚总数一般都在100以上，而且引脚之间距离很小，管脚也很细，一般大规模或超大规模集成电路采用这种封装形式。用这种形式封装的

8、芯片必须采用SMT(Surface Mount Tectlfqology，表面组装技术)将芯片边上的引脚与主板焊接起来。采用SMT安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。PQFP封装适用于SMT表面安装技术在PCB上安装布线，适合高频使用，它具有操作方便、可靠性高、工艺成熟、价格低廉等优点。但是，PQFP封装的缺点也很明显，由于芯片边长有限，使得PQFP封装方式的引脚数量无法增加.平行针脚也是阻碍PQFP封装继续发展的绊脚石，由于平行针脚在传输高频信号时会产生一定的电容 .,BGA封装(Ball Grid Array

9、 Package)球栅阵列封装,BGA封装的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。,3.1.2 AT89S51单片机引脚,单片机引脚如图3-3所示。,返回,AT89S51单片机引脚图,返回,AT89S51单片机引脚功能,一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制

10、信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3,返回,一、电源引脚：Vcc和Vss,1Vcc(40脚)：电源端，为+5V。 2Vss(20脚)：接地端。,返回,图3-3,二、时钟电路引脚：XTAL1和XTAL2,XTAL2（18脚）：接外部晶体和微调电容的一端；在89C51 片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚输入外部时钟脉冲。89C51/8031正常工作时，该引脚应有脉冲信号输出。,返回,XTAL1（19脚）：接外部晶体和微调电容的另一端；在片内它是振荡电路反向放大器的输入端，在采用外部时钟时，该引脚

11、接地。,二、时钟电路引脚：XTAL1和XTAL2,返回,三、控制信号引脚： RST、ALE、PSEN和EA,RST/VPD（9脚）： RST：复位信号输入端，高电平有效。当此输入端保持两个机器周期的高电平时，就可以完成复位操作。,返回,RST/VPD（9脚）： VPD ：RST引脚的第二功能，备用电源输入端。当主电源Vcc 发生故障，降低到低电平规定值时，将+5V电源自动接入该引脚，为RAM提供备用电源，以保证RAM中的信息不丢失，使得复位后能继续正常运行。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,ALE/PROG（30脚）： ALE：地址锁存允许信号端。正常工作时，该引脚以

12、振荡频率的1/6固定输出正脉冲。CPU访问片外存储器时，该引脚输出信号作为锁存低8位地址的控制信号。它的负载能力为8个LS型TTL负载。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,ALE/PROG（30脚）： PROG：是对片内带有4KB EPROM的8751编程写入时的编程脉冲输入端。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,PSEN（29脚）： 程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通信号，接片外ROM 的OE端。 它的负载能力为8个LS型TTL负载。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,E

13、A/Vpp（31脚）： EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内EPROM/ROM并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。 当该引脚接低电平时，CPU只访问片外EPROM/ROM并执行外部程序存储器中的程序。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,EA/Vpp（31脚）： Vpp：对8751片内EPROM固化编程时，编程电压输入端（12-21V）。,三、控制信号引脚： RST、ALE、PSEN和EA,返回,四、I/O端口P0、P1、P2和P3,1、准双向 2、P0口

14、3、P1口 4、P2口 5、P3口,返回,1、准双向,当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。,返回,2、P0口：,漏极开路的8位准双向I/O口，每位能驱动8个LS型TTL负载。 P0口可作为一个数据输入/输出口； 在CPU访问片外存储器时，P0口为分时复用的低8位地址总线和8位数据总线。,返回,3、P1口：,带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。,返回,4、P2口：,P2口：带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。在CPU访问片外存储器时，它输出高8位地址。,返回,5、P3口：,带内部上

15、拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。P3口除作为一般I/O口外，每个引脚都有第二功能。,返回,单片机的工作原理, CPU的工作原理 控制器 指令部件 程序计数器PC：16位专用寄存器，用于存放和指示下一条要执行指令的地址 指令寄存器：8位寄存器，用于暂时存放指令，等待译码 指令译码器：对送入指令译码器中的指令进行译码 时序部件：产生操作控制部件所需的时序信号。由时钟电路和脉冲分配器组成 操作控制部件：为指令译码器的输出信号配上节拍电位和节拍脉冲,运算器：对数据进行算术运算和逻辑操作的执行部件 。包括ALU、ACC、暂存寄存器、PSW、通用寄存器、BCD码运算调整电路等

16、 算术/逻辑部件ALU 对数据进行算术运算和逻辑操作的执行部件。它的运算会影响程序状态标志寄存器的有关标志位 暂存器：暂存进入运算器之前的数据，不能通过编程访问。, 单片机执行程序过程 运算器 取指令阶段 ：根据程序计数器PC中的值从程序存储器读出现行指令，送到指令寄存器 分析指令阶段：将指令寄存器中的指令操作码取出后进行译码，分析其指令性质。如指令要求操作数，则寻找操作数地址 执行指令阶段：取出操作数，然后按照操作码的性质对操作数进行操作。,指令执行示意图,指令执行过程详解 LJMP 0200H MOV A,#0E0H;74H,E0H 取指阶段 (PC) 地址寄存器 (PC)+1 (PC) 地址寄存器内容送存储器，经译码选中0200H单元 CPU使读控制线有效 在读命令控制下，0200H中的内容送数据总线 分析指令：经分析74H知，是将一个数送A，而该数在此代码的下一个存储单元中，需再次取指。