第4章总线技术与总线标准概要

《第4章总线技术与总线标准概要》由会员分享，可在线阅读，更多相关《第4章总线技术与总线标准概要（89页珍藏版）》请在金锄头文库上搜索。

1、第四章 总线技术与总线标准,4.1 总线技术（掌握） 总线技术概述 总线仲裁 总线操作与时序 4.2 总线标准（理解） 片内AMBA总线 PCI系统总线 异步串行通信总线,总线的表示方法,8位数据线（DB）,上图的粗箭头表示是下图实际线路的简略表示,简单并行总线结构,现代并行总线结构,4,4.1 总线技术,总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成。 计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路。 采用总线的原因： 1）非总线结构的N个设备的互联线组数为N*(N-1)/2。 2）非总线结构的M发N

2、收设备间的互联线组数为M*N。 采用总线的优势： 1）减少部件间连线的数量。 2）扩展性好，便于构建系统。 3）便于产品更新换代。,5,总线要素,线路介质 种类：有线（电缆、光缆）、无线（电磁波） 特性 原始数据传输率 带宽 对噪声的敏感性：内部或外部干扰 对失真的敏感性：信号和传输介质之间的互相作用引起 对衰减的敏感性：信号通过传输介质时的功率损耗 总线协议,总线信号：有效电平、传输方向/速率/格式等,电气性能,机械性能,总线时序：规定通信双方的联络方式,总线仲裁：规定解决总线冲突的方式,如接口尺寸、形状等,其它：如差错控制等,6,总线协议组件,总线分类,7,按所处位置 (数据传送范围),片

3、内总线,芯片总线（片间总线、元件级总线）,系统内总线（插板级总线）,系统外总线（通信总线）,非通用总线（与具体芯片有关）,通用标准总线,地址总线,控制总线,按总线功能,数据总线,并行总线,串行总线,按数据格式,按时序关系 (握手方式),同步,异步,半同步,同步,异步,8,外部总线、 (系统)外总线 如并口、串口,系统总线、 (系统)内总线 如ISA、PCI,片(间)总线 三总线形式,片内总线 单总线形式,计算机系统的四层总线结构,(2)片间总线: 微机系统三总线,5V,读写控制,读写控制,读写控制,10,(3)微机系统中的内总线（插板级总线）,11,(4)微机系统中的外总线（通信总线）,12,

4、总线的互联结构,组织形式：单总线、多级总线 1. 单总线 1）特征：系统中只有一种总线的互联结构，存储器和I/O分时使用同一总线。 2）优点：操作控制简单，可扩充性较强。 3）缺点：带宽有限，传输率较差（=最慢部件速度），可能造成物理长度过长）。,13,2. 多级总线：系统中有二级以上总线的互联结构，不同总 线间采用总线桥进行连接。 1）双总线 （1）特征：增加了I/O总线，提高CPU访问存储器及快速I/O设备的性能。 （2）优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾。 （3）缺点：CPU繁忙。,2）三总线结构：,15,多总

5、线技术的发展： 融合集成电路技术及多总线技术，提高访问访寸及I/O的 性能。,多级总线结构,北桥,南桥,前端总线Front Side Bus,存储总线,高速IO总线,低速IO总线,总线的性能指标,总线时钟频率：总线上的时钟信号频率。 总线宽度(位宽)：数据线、地址线宽度。 总线速率：总线每秒所能传输数据的最大次数。 = 总线时钟频率/总线周期数。 （总线周期数：总线传送一次数据所需的时钟周期数。） 总线带宽：总线每秒传输的位/字节数。 同步方式：同步、半同步、异步。 总线负载能力：总线上信号逻辑电平保持在正常范围内时所能连接的模块或设备的数量。,17,18,总线带宽,一、总线带宽(bus ba

6、nd width) ：表示单位时间内总线能传送的最大数据量（bps/Bps）。 总线带宽=总线速率总线位宽/8 =时钟频率总线位宽/(8总线周期数) 二、总线位宽：数据信号线的数目，同一时刻传输的 数据位数。,例如：,1）CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bit，则：FSB的带宽为： 40064/(81/4)=1.28GB/s 或 80064/(81/4)=2.56GB/s 2）PCI总线的频率为33.3MHz，位宽为32位或64位，总线周期数为1，则：PCI总线的带宽为： 33.332/8=133MB/s

7、或 33.364/8=266MB/s,19,总线主控制器的作用：,1. 总线系统的资源分配与管理。 2. 提供总线定时信号脉冲。 3. 负责总线使用权的仲裁。 4. 不同总线协议的转换和数据传输的缓冲。,20,21,4.1.2 总线仲裁,1. 定义：根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权。 2. 目的：合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。,总线仲裁的分类,一、集中式(主从式)仲裁： 1）采用专门的控制器或仲裁器。 2）总线控制器或

8、仲裁器可以是独立的模块或集成在CPU中。 3）协议简单而有效，但总体系统性能较低。 二、分布式(对等式)仲裁 1）控制逻辑分散在连接于总线上的各个部件或设备中。 2）协议较复杂，效率高。,特点：各主控模块共用请求信号线和忙信号线，其优先级 分别由其在链式允许信号线上的位置决定。 优点：具有较好的灵活性和可扩充性。 缺点：主控模块数目较多时，总线请求响应的速度较慢。,集中式仲裁：（1）菊花链（串行）总线仲裁,特点：各主控模块有独立的请求信号线和允许信号线，其 优先级由总线仲裁器内部模块判定。 优点：总线请求响应的速度快。 缺点：扩充性较差。,（2）并行仲裁,主模块1,主模块2,主模块N,允许BG

9、,请求BR,忙BB,总线仲裁器,（3）串/并二维仲裁,从下一设备,主模块1,主模块2,主模块3,允许BG,请求BR,忙BB,总线仲裁器,主模块4,到下一设备,综合了串行和并行两种仲裁方式的优点和缺点(模块1和3为第一组，模块2和4为第二组)：第一组和第二组的优先级由总裁器内部设定的优先级决定, 每组内部由位置决定优先级（模块1比模块3高，模块2比模块4高）。,分布式总线仲裁方式：,27,29,4.1.3 总线操作与时序,1. 总线操作：计算机系统中，通过总线进行信息交换的过程 称为总线操作。 2. 总线周期：总线设备完成一次完整信息交换的时间。 1）读/写存储器周期 2）读/写IO周期 3）D

10、MA周期 4）中断周期 多主控制器系统，总线操作周期一般分为四个阶段，分别为： 1）总线请求及仲裁、2）寻址阶段、3）传数阶段、4）结束阶段。 单主控制器系统，则只需要寻址和传数两个阶段。,总线传输模式,总线为增加功能、提高性能所支持的传送操作方式如下表所示： 总线支持多种传输模式时，通过总线命令（线）表示当前的传输模式。,总线时序,总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送。 总线时序类型 1）同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系。 2）异步：依靠传送双方互相制约的握手信号来实现定时控制。 3）半同步：具有同步总线的高速度和异步总线的适应性。,35,

11、1）同步并行总线时序,优点：电路设计简单，总线带宽大，数据传输速率快。 缺点：时钟以最慢速设备为准，高速设备性能将受到影响。,36,2）异步总线定时时序,特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作。,地址信号,数据信号,主设备 联络信号,从设备 联络信号, 准备好接收 （M发送地址信号）,已收到数据 （M撤销地址信号）,完成一次传送 （S撤销数据信号）,已送出数据 （S发送数据信号）,异步并行总线传输实例：,优点：全互锁方式可靠性高，适应性强。 缺点：控制复杂，交互的联络过程会影 响系统工作速度。,异步串行传输实例：,39,3）半同步并行总线

12、时序,特点：同时使用主模块的时钟信号和从模块的联络信号。 “CLK”信号作为快速设备的同步时钟信号， “就绪”信号可作为慢速设备的异步联络信号。 优点：兼有同步总线的速度和异步总线的可靠性与适应性。,4.2 总线标准,总线标准(总线协议)包括： 1. 物理特性：定义了总线物理连接方式。 2. 功能特性：描述了总线中每条线的功能。 3. 电气特性：定义了每条线上信号的传递方向、有 效电平。 4. 时间特性：定义了每条线的信号什么时间有效，以及与其他线上的信号时序关系。,40,ATA（Advanced Technology Attachment） SCSI （Small Computer Syst

13、em Interface ） 16位的PC/AT（ISA）总线 32位的PC386（EISA）总线 32位或64位的PCI局部总线 VXI、IEEE488(GPIB),常用总线分类,串行总线 并行总线,RS232、USB、1394、SPI、现场总线 SATA、SAS,系统外总线,系统内总线,常见总线分类,43,4.2.1 SoC的片内总线,片上总线特点 简单高效 结构简单：占用较少的逻辑单元 时序简单：提供较高的速度 接口简单：降低IP核连接的复杂性 灵活，具有可复用性 地址/数据宽度可变、互联结构可变、仲裁机制可变 功耗低 信号尽量不变、单向信号线功耗低、时序简单 片内总线标准 ARM的AM

14、BA ；IBM的CoreConnect Silicore的Wishbone；Altera的Avalon,44,ARM的AMBA（Advanced Microcontroller Bus Architecture）,先进高性能总线AHB （Advanced High-performance Bus） 适用于高性能和高吞吐设备之间的连接，如CPU、片上存 储器、DMA设备、DSP等。 先进系统总线ASB（Advanced System Bus） 适用于高性能系统模块。与AHB的主要不同是读写数据采 用了一条双向数据总线。 先进外设总线APB（Advanced Peripheral Bus） 1）适

15、用于低功耗外部设备，经优化减少了功耗和接口复杂度。 2）适合较复杂的应用，需要遵守较简单的操作协议；拥有众 多的第三方支持。,AHB的特性 ： 1）单个时钟边沿操作；2）非三态的实现方式；3）支持突发传输；4）支持分段传输；5）支持多个主控制器（最多16个模块）；6）可配置32位128位总线宽度；7）支持字节、半字和字的传输。,典型的AMBA构架,AHB总线的接口信号,AHB 系统由主模块(Master)、从模块(Slave)和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都是由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路

16、器、从模块到主模块的多路器 、译码器、虚拟从模块、虚拟主模块等组成。,AHB总线的接口信号,时钟信号 仲裁信号 地址信号 控制信号 写数据 读数据 响应信号,除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。,AHB总线的互连,AHB基本传输,1） 在AHB总线上，一次完整的传输可以分成两个阶段：地址传送阶段与数据传送阶段。地址传送阶段传送的是地址与控制信号，这个阶段只持续一个时钟周期，在HCLK 的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。 2） 数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟周期。当数据传送无法在一个时钟周期完成时，可以通过HREADY 信号来延长数据传送周期，HREADY信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等