《数字电子技术基本教程阎石6时序逻辑电路3》由会员分享，可在线阅读，更多相关《数字电子技术基本教程阎石6时序逻辑电路3（23页珍藏版）》请在金锄头文库上搜索。
1、2、同步十进制计数器 加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。,能自启动,器件实例：74 160,74160、74162的引脚排列图、逻辑图与74161、74163相同。不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。,减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。,能自启动,十进制可逆计
2、数器 基本原理与二进制一致，电路只用到00001001的十个状态 实例器件 74190 双时钟：74192,单时钟：74190集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。 双时钟：74192集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。,中规模集成计数器,三、任意进制计数器的构成方法 用已有的N进制芯片，组成M进制计数器，是常用的方法。,N进制,M进制,1、用同步清零端或置数端归零构成N进置计数器,2、用异步清零端或置数端归零构成N进置计数器,（1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式
3、。 （3）画连线图。,（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。,在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，74LS190、74LS191；74LS90则具有异步清零和异步置9功能。,1、N M 原理：计数循环过程中设法跳过N-M个状态。 具体方法
4、(a)置零法 (b)置数法,例：将十进制的74160接成六进制计数器,异步置零法,例：将十进制的74160接成六进制计数器,异步置零法,提高归零可靠性的方法：,置数法 （a）置入0000 （b）置入1001,置入0,置入9,用74LS161构成十二进制计数器。,D0D3可随意处理,D0D3必须都接0,2、N M M可分解 M=N1*N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CP，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CP，两片始终同时处于计数状态,例
5、：用两片160接成100进制计数器（级联）,并行进位法（同步方式）,串行进位法（异步方式）,同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。,异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展计数容量。,7490接成100进制计数器,7490接成60进制计数器,7490接成64进制计数器,M不可分解 采用整体置零和整体置数法： 先用两片接成 M M 的计数器 然后再采用置零或置数的方法,例：用74160接成29进制,整体置零 （异步）,例：用74160接成29进制,整体置数（同步）,四、移位寄
6、存器型计数器 1、环形计数器,将移位寄存器首尾相连，即D0=Qn-1 ，就构成环形计数器。根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以是一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端，将轮流地出现矩形脉冲。,特点： 1）有效循环中的每个状态只包含一个1(或一个0)表示不同状态时不需要译码； 2）没有充分利用电路的状态。n 位触发器，只用了 n 个状态，状态利用率低。,2、扭环形计数器,若令D0=Qn-1,就构成扭环形计数器。 特点：电路在每次转换时，只有一位触发器改变状态，因而电路在译码时不会出现竞争冒险现象。状态利用率比环形计数器高，但也只有2n个状态。,五、计数器应用实例 计数器+译码器顺序脉冲发生器,译码器,计数器,顺序脉冲发生器*,在时钟脉冲的控制下，按一定时间、一定顺序轮流输出脉冲波形。也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成,
