《嵌入式系统课件--第2章嵌入式硬件基础》由会员分享，可在线阅读，更多相关《嵌入式系统课件--第2章嵌入式硬件基础（76页珍藏版）》请在金锄头文库上搜索。
1、2,C H A P T E R,嵌入式硬件基础,嵌入式系统,嵌入式系统硬件部分,嵌入式系统软件部分,如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。,如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。,嵌入式系统硬件基础,RISC和CISC 冯诺依曼体系结构和哈佛体系结构 流水线 桶型移位器 正交指令集 地址重映射 嵌入式微处理器分类 总线 高速输入输出接口 输入输出设备 存储器 FIFO缓冲寄存器,CISC和RISC,CISC：复杂指令集（Complex Instruction Set Computer） 具有大量的指令和
2、寻址方式，指令长度可变 8/2原则：80%的程序只使用20%的指令 大多数程序只使用少量的指令就能够运行。,RISC：精简指令集（Reduced Instruction Set Computer) 只包含最有用的指令，指令长度固定 确保数据通道快速执行每一条指令 使CPU硬件结构设计变得更为简单,CISC与RISC的数据通道,IF,ID,REG,ALU,MEM,开始,退出,IF,ID,ALU,MEM,REG,微操作通道,开始,退出,单通数据通道,RISC：Load/Store结构,CISC：寻址方式复杂,CISC的背景和特点,增强指令功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的
3、功能改用硬件的（微程序）指令系统来实现 为节省存储空间，强调高代码密度，指令格式不固定，指令可长可短，操作数可多可少 寻址方式复杂多样，操作数可来自寄存器，也可来自存储器 采用微程序控制，执行每条指令均需完成一个微指令序列（微程序） CPI ，指令越复杂，CPI越大。,CISC的主要缺点,指令使用频度不均衡。 高频度使用的指令占据了绝大部分的执行时间，扩充的复杂指令往往是低频度指令。 大量复杂指令的控制逻辑不规整，不适于VLSI工艺 VLSI的出现，使单芯片处理机希望采用规整的硬联逻辑实现，而不希望用微程序，因为微程序的使用反而制约了速度提高。(微码的存控速度比CPU慢5-10倍)。 软硬功能
4、分配 复杂指令增加硬件的复杂度，使指令执行周期大大加长，直接访存次数增多，降低了CPU性能。 不利于先进指令级并行技术的采用 流水线技术,RISC基本设计思想,减小CPI: CPUtime=Instr_Count * CPI * Clock_cycle 精简指令集：保留最基本的,去掉复杂、使用频度不高的指令 采用Load/Store结构，有助于减少指令格式，统一存储器访问方式 采用硬接线控制代替微程序控制,RISC:减少指令平均执行周期数,CPUtime= Instr_Count *CPI * Clock_cycle ICRISC IC CISC, 40% CCRISC CCCISC，大致相当
5、 CPIRISC CPICISC ， 30% 超标量、流水线等系统结构， 目标在于减小CPI， 可使CPI1,典型的高性能RISC处理器,SUN公司的SPARC(1987) MIPS公司的MIPS(1986) IBM, Motorola公司的PowerPC DEC、Compac公司的Alpha AXP HP公司的PA-RISC,CISC与RISC的对比,冯诺依曼体系结构,冯诺依曼体系结构,指令寄存器,控制器,算逻单元,输入,输出,中央处理器,存储器,程序,指令0,指令1,指令2,指令3,指令4,数据,数据0,数据1,数据2,哈佛体系结构,指令寄存器,控制器,算逻单元,输入,输出,CPU,程序存
6、储器,指令0,指令1,指令2,数据存储器,数据0,数据1,数据2,地址,指令,地址,数据,哈佛结构,哈佛结构基本特点： 程序指令存储和数据存储分开的存储器结构。 可以使指令和数据有不同的数据宽度。 如Microchip公司的PIC16芯片的程序指令是14位宽度，而数据是8位宽度。 优点： 较高执行效率和数据吞吐率,Motorola公司DSP56311结构,哈佛结构,两种Cache结构,一种是数据和指令都放在同一个Cache中，称为普林斯顿结构或者统一化结构Cache（统一型Cache）。 另外一种是数据和指令分别放在两个独立的Cache中，称为哈佛结构（分离型）Cache 优点：能够同时取指和
7、取数；独立选择和优化cache的大小和结构 缺点：程序通过写指令来修改程序自身的代码，两个Cache需要同时刷新；调整指令和数据Cache的比列,桶型移位器,通常的移位器都是一个时钟脉冲左移或者右移1位 桶型移位器采用了开关矩阵电路，可以做到用1个时钟脉冲移位任意位，如下图,不移位操作示意图,循环左移3位操作示意图,在这里循环左移3位相当于循环右移1位,正交指令集,orthogonal instruction set 指令格式几乎相同，寄存器和寻址模式的使用独立于具体的指令 简单地说，寄存器和寻址模式与指令“正交” 对比，在早期的Intel微处理器中，某一指令只能使用规定的寄存器 例如指令集
8、PDP-11, 680x0, ARM, VAX,正交指令集,例2-1：一个正交的两地址指令集中的运算类指令常采用以下格式：定长操作码 + 寻址方式编码 + 定长格式的目的寄存器集+ 定长格式的源寄存器集。 例2-2：ARM处理器有16个通用寄存器，分别命名为R0到R15。ARM处理器的数据处理类指令中的立即数移位指令格式如下：,双密度指令集,指令密度：计算机指令集的一个技术指标，与处理器的体系结构密切相关。它表示该机器指令程序占用存储器空间的大小。有高密度指令和低密度指令之分。与低密度指令相比较，高密度指令执行同样的机器指令序列所需要的指令存储空间较小。 双密度指令集处理器：指令集包含有指令密
9、度不相同的两套指令集。,双密度指令集举例,ARM微处理器是32位设计，配有定长32位的指令集。但ARM微处理器也配备16位指令集，称为Thumb指令集。它允许软件编码为更短的16位机器指令。早期16位Thumb指令集称为Thumb-1指令集，其指令密度远高于32位指令集。2003年6月ARM公司推出了Thumb-2核心指令集技术 。这三种指令集的代码尺寸比较与性能比较请参看下图。,地址重映射,开始启动时，将存有启动代码的Nor Flash地址空间映射到0x00000000。 嵌入式系统的中断向量和异常向量表在启动时也从0号地址存放。 Flash ROM的读出速度慢 地址重映射：把SDRAM地址
10、空间迁移到0地址开始处，把Flash ROM的地址空间迁移到系统存储器的高端地址。,AT91M55800A处理器地址重映射前后的地址分配,地址重映射,流水线技术,流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动,译码,取指,执行add,译码,取指,执行sub,译码,取指,执行cmp,时间,Add,Sub,Cmp,指令流水线以ARM为例,为增加处理器指令流的速度，ARM7 系列使用3级流水线. 允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令,Fetch,Decode,Execute,从存储器中读取指令,解
11、码指令,寄存器读（从寄存器Bank） 移位及ALU操作 寄存器写（到寄存器Bank ）,PC PC,PC - 4 PC-2,PC - 8 PC - 4,ARM Thumb,最佳流水线,该例中用6个时钟周期执行了6条指令 所有的操作都在寄存器中（单周期执行） 指令周期数 (CPI) = 1,操作,周期,1 2 3 4 5 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetc
12、h,Fetch,LDR 流水线举例,LDR R2, R3, #0x0C! 该例中，用6周期执行了4条指令 指令周期数 (CPI) = 1.5,周期,操作,1 2 3 4 5 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,分支流水线举例,流水线被阻断 注意:内核运行在ARM状态,周期,1 2 3 4 5,地址 操作,Fetch,Decode,Execute,Fetch,Decode,Execute,Fet
13、ch,Decode,Fetch,Fetch,Decode,Execute,Linkret,Adjust,Fetch,Decode,Fetch,超标量执行,超标量(Superscalar)执行：超标量CPU采用多条流水线结构,执行1,取指,指令,译码2,译码1,执行2,执行1,取指,译码2,译码1,执行2,流水线1,流水线2,数据回写,高速缓存（CACHE）,1、为什么采用高速缓存 微处理器的时钟频率比内存访问速度提高快得多，高速缓存可以提高内存的平均性能。 2、高速缓存的工作原理 高速缓存是一种小型、快速、价格较贵的存储器，它保存部分主存内容的拷贝。,CPU,高速缓存控制器,CACHE,主存,
14、数据,数据,地址,嵌入式处理器体系结构,按体系结构的不同可分为五大类 ARM MIPS POWER PC SH系列 X86架构(CISC),总线,总线的主要参数有 总线的带宽 总线的位宽 总线的工作时钟频率 总线的类型 芯片级 板卡级（内总线） 系统级（外总线、I/O总线）,ISA,IBM 公司于1981 年推出的基于8 位机PC/XT 的总线，称为PC 总线。 IBM 公司于1984 年推出了16 位PC 机PC/AT，其总线称为AT 总线。然而IBM 公司从未公布过他们的AT总线规格。 由Intel 公司，IEEE 和EISA 集团联合开发了与IBM/AT 原装机总线意义相近的ISA 总线
15、，即8/16 位的“工业标准结构”(ISA-Industry Standard Architecture)总线。 6.66MHZ至26.66MHZ ，典型8MHz EISA总线，32位,PCI,1991 年下半年，Intel 公司首先提出了PCI 的概念。 92年Intel联合IBM、Compaq、AST、HP、DEC 等100 多家公司成立了PCI 集团，其英文全称为：Peripheral Component Interconnect Special Interest Group(外围部件互连专业组)，简称PCISIG。 93年发布PCI2.0，32位，33MHz。5个以上PCI插槽 90年代后期，PCI-X，64位/66MHz AGP（图形加速处理）,PCI力不从心,南桥/北桥 Intel 440系列以后 PCI地位大大降低 FSB,3GIO-PCI Express,PCI VS. PCI Express,PCI,PCI Express,频率可达2.5GHz 支持热插拔,CPCI,CPCI（Compact PCI） PICMG协会于1994提出来的一种总线接口标准，面向嵌入式设备 解决了VME与PCI总线不兼容问题，与PC
