《实验06集成触发器与时序逻辑设计剖析》由会员分享，可在线阅读，更多相关《实验06集成触发器与时序逻辑设计剖析（18页珍藏版）》请在金锄头文库上搜索。
1、1,集成触发器,实验目的 器件：4000系列4027、 4011、4023 电路：JK触发器构成3分频电路 测试方法： 时序逻辑的功能测试 示波器使用: 时序电路（计数器）的波形测量方法 实验内容 内容1: 同步三分频电路 内容2: 同步模4可逆计数器,二、触发器基本知识,定义：能够存储1位二值信号的单元电路统称为触发器。 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。 2、根据不同的输入信号可以置成1或0状态,触发器的类型、逻辑功能及相互转换,触发器的类型 按照逻辑功能分：RS触发器，D触发器，JK触发器，T触发器，T触发器 按触发方式分：高电平触发，低电平触发，上升沿触
2、发，下降沿触发等 按电路工艺分： CMOS，TTL 触发器的逻辑功能（表5.19.1) 触发器的相互转换关系（表5.19.2) 本实验用的CC4027，CMOS双JK触发器,CMOS双JK触发器CC4027 (教材P147 表5.19.3 功能表),2、正常工作（ SD = RD =0）,1、异步清零和异步置数 SD =0 RD =1 SD =1 RD =0,引脚图见附录D P345面,5,JK触发器的逻辑功能,MC14027 CD4027,保持,置0,置1,翻转,逻辑功能: 输入分为2组,异步（直接）,同步,功能测试 ？,J=K=0,SD= RD=0,6,三：内容1: 设计同步三分频电路,7
3、,三：内容2:设计同步模4可逆计数器,M0时，进行递增计数； M1时，进行递减计数。 Z为进位或借位信号。,8,同步模4递增计数同教材例主体部分 同步模4递减计数依类似步骤可推得 由M控制而合并激励可得 按现有芯片转换组合逻辑以控制触发器,三：内容2:设计同步模4可逆计数器,设计内容参考思路,四、具体实验内容和要求,教材P149面 硬件电路实验内容 （1，2，3 跳过） 4设计组装观察同步三分频电路，波形如图5.19.5 5设计组装观察可逆的同步模4计数器时序脉冲产生器，框图如图 5.19.6。M0递增计数，M1递减计数；另有输出端Z输出进位或借位信号。,CP由TTL-OUT输出，频率1KHz
4、。现场验收只对内容5，验收时示波器上显示Q0Q1，频率低（周期长）的信号放屏幕上方以便教师读数，注意触发设置！,10, 时序电路（计数器）的波形测量方法,问题：,2. CP CH1，1Q CH2。触发信源选谁？,1. 观测3个以上的波形，应该如何操作？,3. 触发斜率应选上升沿还是下降沿？,两两比较 与谁比较？,应选择频率低的，即CH2,加计数器上升沿；减计数器下降沿,11,示波器的“触发”,触发,示波器何时开始显示波形,一旦触发被正确设定，它可以把不稳定的显示转换为有意义的波形,同步点,触发电平,触发水平位置,或左移、或右移,触发电平,12,触发的正确设定 三要素,1.信源：本身可以不显示（
5、如EXT），但要有稳定信号接入,3.触发斜率：对模拟量显示影响很小，对数字序列显示有意义,2.触发电平：最好在触发信号幅度范围内，具体值不重要,波形不稳的常见问题：,2.信源选择： CH1未加信号，信号CH2，信源选择CH1,1.触发电平：在信号变化范围外,时序电路（计数器）的波形测量,问题：,2. CP CH1，1Q CH2。触发信源选谁？,1. 观测3个以上的波形，应该如何操作？,两两比较 ,应选择频率低的，即CH2,2. CP CH1，Q1 CH2。触发信源选谁？,应选频率低的通道！,错误：信源=CH1,正确：信源=CH2,显示情况,1. 观测3个以上的波形，应该如何操作？,应将所有波形
6、与频率最低的波形比较！ 建议将频率最低(周期最长)的信号始终保持在CH1中,具体操作：, 选择频率最低的信号Q2 CH1显示, 触发信源选择 CH1, 其它信号CP、Q1分别送 CH2显示,错误的操作：,观察CP和Q1,观察CP和Q2,注意事项,1电源 （VDD=5V、VSS=地） 核对无误，再接入！ 2输出端切忌短路、线与！ 3多余输入端处理方法不能悬空 CMOS与非门、与门：接+5V CMOS或非门、或门：接地 4芯片管脚图（4011见389页）,17,注意事项,+5V,多余输入端处理方法不能悬空?,18,芯片管脚图,MC14027 CD4027,MC14011 CD4011,MC14023 CD4023,
