《东北大学秦皇岛分校组成原理课程设计-指令系统及七段译码器剖析》由会员分享，可在线阅读，更多相关《东北大学秦皇岛分校组成原理课程设计-指令系统及七段译码器剖析（15页珍藏版）》请在金锄头文库上搜索。
1、东北大学秦皇岛分校计算机与通信工程学院计算机组成原理课程设计专业名称计算机科学与技术班级学号学生姓名指导教师设计时间课程设计任务书专业：计算机科学与技术 学号： 学生姓名（签名）： 设计题目：指令系统及七段译码器设计一、设计实验条件地点：1208实验室硬件：PC机软件：Xilinx ISE ModelSim汇编语言：VHDL二、设计任务及要求1. 12、19、25、42号指令2. 七段译码器3. 4位BCD码加法器三、设计报告的内容1. 设计题目与设计任务题目：指令系统及七段译码器设计任务：1. 12、19、25、42号指令 2. 七段译码器 3. 4位BCD码加法器2. 前言本次课程让每个人
2、独立设计一台模型计算机中的部分指令及一些数字电路部件，旨在帮助同学们融会贯通计算机组成与结构课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识。还要学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点；培养科学研究的独立工作能力，取得工程设计和组装调试的实践经验。3. 设计主体【模拟机设计】1. 指令系统设计 12号指令：助记符：ADDC A, #II 格式：操作码和地址码 操作码：ADDC 地址码：A, #II 功能：将立即数II加入累加器A中带进位 19号指令：助
3、记符：SUBC A, MM 格式：操作码和地址码 操作码：SUBC 地址码：A, MM 功能：从累加器A中减去寄存器MM地址的值，减进位 25号指令：助记符：OR A , R? 格式：操作码和地址码 操作码：OR 地址码：A , R? 功能：累加器A“或”寄存器 R?的值 42号指令：助记符：JZ MM 格式：操作码和地址码 操作码：JZ 地址码：MM 功能：当零标志R_Z=1时,跳转到MM地址2. 模拟机硬件设计 题目：七段译码器 功能：输入4位bcd码，输出7个7段译码3. 数字电路设计 题目：4位BCD码加法器 功能：进行加法运算【系统设计】1. 模型机逻辑框图图1 整机逻辑框图图2 芯
4、片引脚逻辑框图图3 CPU逻辑框图2. 指令系统设计表1 本次要设计的指令指令编号助记符功能寻址方式12ADDC A, #II将立即数II加入累加器A中带进位立即数寻址19SUBC A, MM从累加器A中减去寄存器MM地址的值，减进位直接寻址25OR A , R?累加器A“或”寄存器 R?的值直接寻址42JZ MM当零标志R_Z=1时,跳转到MM地址直接寻址3. 微操作控制信号1、XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。2、EMWR：程序存储器EM写信号。3、EMRD：程序存储器EM读信号。 4、PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR
5、)。 5、EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 6、IREN：将程序存储器EM读出的数据打入指令寄存器IR。 7、EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 8、ELP：PC打入允许，与指令寄存器IR3、IR2位结合，控制程序跳转。 9、FSTC：进位置1，CY=1 10、FCLC：进位置0，CY=0 11、MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 12、MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13、OUTEN：将数据总线DBUS上数据送
6、到输出端口寄存器OUT里。 14、STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 15、RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 16、RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 17、CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 18、FEN：将标志位存入ALU内部的标志寄存器。 19、WEN：将数据总线DBUS的值打入工作寄存器W中。 20、AEN：将数据总线DBUS的值打入累加器A中。 21-23: X2 X0：X2、X1、X0三位组合来译码选择将数据送到DBUS上的 寄存器。 24-26: S2 S0
7、：S2、S1、S0三位组合决定ALU做何种运算。4. 指令执行流程（1） 指令12：ADDC A, #II 功能：将立即数II加入累加器A中带进位 寻址方式：立即数寻址 指令格式： 操作码 操作数001010#II（2） 指令19：SUBC A, MM 功能：从累加器A中减去寄存器MM地址的值，减进位 寻址方式：直接寻址 指令格式： 操作码 操作数010010MM（3） 指令25：OR A , R? 功能：累加器A“或”寄存器 R?的值 寻址方式：直接寻址 指令格式： 操作码 操作数011000R？（4） 指令42：JZ MM 功能：当零标志R_Z=1时,跳转到MM地址 寻址方式：直接寻址 指
8、令格式： 操作码 操作数101001MM表2 指令简介编号助记符功能机器码周期总数CT节拍数微操作控制信号涉及的硬件1_FATCH_取指令000000XX010T2PCMARPCOE MARENPC, MAR , EM, W , IRT1EMWEMEN EMRD WENT0WIRPC + 1PCIREN12ADDC A, #II将立即数II加入累加器A中带进位001011XX101T5PCMARPOCE MERENPC, MAR, EM, W, A,ALU, FT4EMWPC+1EMEN EMRD WENT3A+W+CinAAEN19SUBC A, MM从累加器A中减去寄存器MM地址的值，减进
9、位010010XX111T7PCMAR PC+1PCOE MARENPC, MAR, EM, W, A,ALU, FT6MARWMARRD, WENT5WALUAALUFENAEN , S1 S2 S3T4ALUMARX =100 ,MARENEMWRT3MARAEMRD ,WEN25OR A , R?累加器A“或”寄存器 R?的值011000XX100T4R?DBUSWWALURRD , X=111 WENR, DBUS, W, A, ALUT3AALUALUAAEN ,ALUX = 10042JZ MM当零标志R_Z=1时,跳转到MM地址101001XX101或011T5若Z=1则PC,
10、MAR ,EM, W DBUST4PCMART3EMWPCOE MARENPC, MAR, EM, W DBUSWDBUSPCEMRD EMEN WENBLPT3否则PC+1PCPC流程图表示如下：开始 PCMAR T2 PCOE ；MARENEMW T1 EMEN；EMRD；WENWIRPC + 1PC T0 IREN 译码或测试ADDC A, #II SUBC A,MM OR A , R? JZ MMR?DBUSWWALUZ=1T5PCMARPCMAR PC+1 T7 T4 T5 EMWPC+1MARWPCMARAALUALUAT4 T6 T4 T3 PC+1PCEMWWALUAALUFEN T3 T3A+W+CinA T3 T5 WDBUSPC ALUMAR T4 MARA T3【系统实现】1. 七段译码器功能：输入4位bcd码，输出7个7段译码代码：timescale 1ns / 1ps/
