《数字综合题》由会员分享，可在线阅读，更多相关《数字综合题（16页珍藏版）》请在金锄头文库上搜索。
1、一、单项选择题2下列电路中，不属于组合逻辑电路的是_。(a) 译码器 (b) 全加器 (c) 寄存器 (d) 编码器3滞回特性是 _ 的基本特性。(a) 多谐振荡器 (b) 单稳态触发器 (c) T触发器 (d) 施密特触发器 4石英晶体多谐振荡器的输出脉冲频率取决于_。 (a) 晶体的固有频率和RC参数值 (b) 晶体的固有频率 (c) 组成振荡器的门电路的平均传输时间 (d) RC参数大小5若将TTL异或门（输入端为A、B）当作反相器使用，则A、B端应 _ 连接。 (a) A或B中有一个接0 (b) A或B中有一个接1 (c) A和B并联使用 (d) 不能实现 6连续同或199个0的结果是
2、_。(a) 0 (b) 1 （c）不唯一 (d) 没意义 7已知F=, 选出下列 _ 可以肯定使F=0的情况。 (a) A=0 , BC=1 (b) B=1, C=1 (c) C=1, D=0 (d) BC=1, D=18施密特触发器的主要用途是_。 (a) 整形，波形变换，鉴幅 (b) 整形，鉴幅，定时 (c) 延时，定时，整形 (d) 延时，定时，存储 9数字信号和模拟信号的不同之处是_。 (a) 数字信号在大小上不连续，时间上连续，而模拟信号则相反。 (b) 数字信号在大小上连续，时间上不连续，而模拟信号则相反。 (c) 数字信号在大小上和时间上均不连续，而模拟信号则相反。 (d) 数字
3、信号在大小上和时间上均连续，而模拟信号则相反。10下列电路中，不属于时序逻辑电路的是_ 。(a) 计数器 (b) 寄存器 (c)全加器 (d) 分频器11_ 电路任何时刻只能有一个输出端有效。(a) 二进制译码器 (b) 二进制编码器 (c) 七段显示译码器 (d) 十进制计数器二、填空题： 1十进制数68等于二进制数 ；等于十六进制数 ；十进制数78等于二进制数 ；等于十六进制数 ；十进制数88等于二进制数 ；等于十六进制数 ；十进制数98等于二进制数 ；等于十六进制数 ；2在数字电路中晶体三极管工作在状态，即或者在 区，或者在 区。3组合逻辑电路的特征是其输出状态只取决于 ，而与 无关。
4、时序逻辑电路的特征是其输出状态不仅取决于 ，而与 无关。4三态门的三个状态是指 ， ， 。5ADC是将 量转换成 量的器件。 DAC是将 量转换成 量的器件。6同或门的逻辑表达式为 ，异或门的逻辑表达式 。7一个10位的逐次逼近型A/D转换器，其时钟频率100kHz，完成一次A/D转换所需时间为 。8设计一个20进制计数器，至少需用 个触发器。设计一个22进制计数器，至少需用 个触发器。设计一个32进制计数器，至少需用 个触发器。设计一个34进制计数器，至少需用 个触发器。9一个8位地址码、4位输出的ROM，其存储矩阵的容量为 。 一个8位地址码、8位输出的ROM，其存储矩阵的容量为 。 一个
5、10位地址码、4位输出的ROM，其存储矩阵的容量为 。 一个10位地址码、8位输出的ROM，其存储矩阵的容量为 。 11为构成10244的RAM，需要_片256X1 的RAM,并且需要_位地址译码以完成寻址操作。 为构成10248的RAM，需要_片256X1 的RAM,并且需要_位地址译码以完成寻址操作。 为构成10248的RAM，需要_片256X4 的RAM,并且需要_位地址译码以完成寻址操作。 为构成20488的RAM，需要_片256X4 的RAM,并且需要_位地址译码以完成寻址操作。10某集成电路的芯片，查手册知其最大输出低电平VOLmax = 0.4V，最大输入低电平VILmax =0
6、.8V , 最小输出高电平 VOHmin =2.6V, 最小输入高电平VIHmin =2.0V, 低电平噪声容限VNL = _ ；高电平噪声容限为VNH = _ 。 三、将下列函数化为最简与或表达式，方法不限 1解：12解：2最简与或式： （本题如果没有化简到最简与或式，但结果正确，扣1分）四、指出图T1.4中TTL门电路输出的状态（高电平在括号内填H，低电平在括号内填L，高阻态在括号内填Z） Y1=( ) Y2=( ) Y3=( ) Y4=( )图T 1.4解：，。本题10分，每个电路占2.5分。五、1、用4选1数据选择器设计一个奇偶检测电路，输入为3位二进制代码。当输入代码中有奇数个1时输
7、出为1，而当输入代码中有偶数个1或者没有1时输出为0。图T1.5为4选1数据选择器的框图，在时输出的逻辑函数式为 图T1.5解：列出真值表（4分）表解1.5 奇偶检测器真值表 写出逻辑函数式（3分） 画图（3分）与四选一数据选择器的逻辑函数式对应：令Z=Y ， A=A1 ，B=A0 ， 图解1.5（本题共10分，列对真值表得4分，写对逻辑式得3分，画对电路图得3分。如果直接写对了逻辑式而未经过列真值表这一步，则同时也给真值表的4分。未接低电平者在电路图的3分中扣掉1分。本题采取分段评分的方法。如果前面的步骤有错（已经扣分），而在这个基础上继续做下去的方法、步骤和结果是对的，则仍然可以得到后面步
8、骤的分数。例如真值表中有笔误，但按这个真值表写出的逻辑式正确的，那么仍然得到写逻辑式的3分。）五2、用3线8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数Ai、减数Bi和来自低位的借位Ci-1；输出为两数之差Si和向高位的借位信号Ci。解 根据题意分析一位二进制全减器逻辑功能列出真值表，表中，输入变量为被减数Ai、减数Bi、来自低位的借位Ci-1、输出函数为两数之差Si和向高位的借位信号Ci。 全减器真值表 图2 用74LS138设计以为全减器根据真值表写出逻辑函数最小项表达式:Si=Ci=根据译码器逻辑功能，令74LS138输入A2Ai；、A1Bi；A0Ci-1；使能端
9、工作在有效状态，即Sl1、，可以利用与非门实现逻辑函数，如图D312所示。六.1 （本题共10分）用同步十六进制计数器74LS161设计一个可变进制的计数器。要求在控制信号时为十二制，在时为十进制。请标明所设计电路的进位输出端。74LS161的框图和功能表见图T1.6和表T1.6 工作状态 表T1.6 74LS161的功能表图T 1.6解：本题可以有多种接法。图解1.6为置零法，也可以采用清零法，置数法。输出端也可以再加一个反相器，以正脉冲作进位输出信号。 图解 1.6（本题共10分）本图 或非门输入、输出端接对5分；CP脉冲、清零端、送数端接对各1分；计数端有效端接对2分。六、2 分析图T1
10、.7给出的时序逻辑电路。写出电路的驱动方程和输出方程；求出电路的状态方程；列出电路的状态转换表；画出电路的状态转换图；说明电路的逻辑功能，指出电路能否自启动。 （本题共15分） 图T 1.7解、列出驱动方程、输出方程（3分）驱动方程为： 输出方程为： 写出特性方程、求出状态方程 （3分） 状态方程为： 列写状态转换表（表解1.7） （3分） 表解1.7 状态转换表 画出状态转换图（如图解1.7） （3分） 图解1.7 状态转换图逻辑功能：能自启动的同步6进制加法计数器 （3分）（本题共15分，驱动方程组共3分，其中每个触发器的驱动方程占1分。状态方程组共3分，其中每个方程占1分。输出方程1分。
11、状态转换表和状态转换图共6分，图中未画出无效状态者扣2分，未说出能否自启动者扣1分。）六、3 图T 10是一个用4位二进制计数器74161和4位二进制数码比较器CC14585组成的逻辑电路，试分析电路的逻辑功能，列出电路的状态转换图。图 T 10解：图T 10 中74161预置数端的数据：D3D2D1D0=0101，计数器从Q3Q2Q1Q0=0101开始计数，当计到Q3Q2Q1Q0=1101时，恰好与CC14585预先设置的数B3B2B1B0=1101相等，此时CC14585的输出端Y(A=B)=1为高电平，使74161的置数端，当下一个计数脉冲CP到达时，电路置数Q3Q2Q1Q0回到初态0101。如此循环。电路的状态转换图如图解 10所示。该电路为9进制加法计数器。图解 10 状态转换图（74161 比较器）十一、图T1.8是用D/A转换器CB7520、移位寄存器74LS
