《【2017年整理】数字电路选择题》由会员分享，可在线阅读，更多相关《【2017年整理】数字电路选择题（11页珍藏版）》请在金锄头文库上搜索。
1、二、选择题。请将正确答案的序号填在横线上（每题 4 分，共 20 分）1在逻辑函数的卡诺图化简中，若被合并的最小项数越多（画的圈越大） ，则说明化简后_。 a乘积项个数越少； b实现该功能的门电路少 ； c该乘积项含因子少2Y=A C+ABD 的最小项之和的形式是_。 aYAB CD ABCDABC DABCDABCD ；bYABCAB CDABC A BCD；cYACDACDABCD ABCD3在下列一组数中，最大数是_。 a （258） 10 ； b （100000001 ） 2 ； c （103） 16 ； d （001001010111 ） 8421BCD4组合电路的分析是指_a已知逻
2、辑图，求解逻辑表达式的过程；b已知真值表，求解逻辑功能的过程； c已知逻辑图，求解逻辑功能的过程5按各触发器的状态转换和 CP 分类的关系，计数器可分为_计数器。 a加法、减法和可逆； b同步和异步； c二、十和 M 进制一、单项选择题（2 10 分 ）1下列等式成立的是（ ）A、 A1=A B、 A 0=A C、A+AB=A D、A+AB=B2函数 F=(+CD)(+)()的标准与或表达式是（ ）A、F=m(1,3,4,7,12) B、F=m(0,4,7,12)C、F=m(0,4,7,5,6,8,9,10,12,13,14,15) D、F=m(1,2,3,5,6,8,9,10,11,13,1
3、4,15)3属于时序逻辑电路的是（ ） 。A、寄存器 B、ROM C、加法器 D、编码器4同步时序电路和异步时序电路比较，其差异在于后者（ ）A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关，与输入无关5将容量为 2564 的 RAM 扩展成 1K8 的 RAM，需（ ）片 2564 的 RAM。A、 16 B、2 C、4 D、8 0 1 A=1 A=1 A=0 A=0 BADCBDBAF）（6在下图所示电路中，能完成 01nQ逻辑功能的电路有（ ） 。A、 B、 C、 D、7函数 F= C+AB+ C，无冒险的组合为（ ） 。A、 B=C=1 B、 A=
4、0，B=0 C、 A=1，C=0 D、 B=C=O8存储器 RAM 在运行时具有（ ） 。A、读功能 B、写功能 C、读/ 写功能 D、 无读/ 写功能9触 发 器 的 状 态 转 换 图 如 下 ， 则 它 是 ：（ ）A、 T 触 发 器B、 RS 触 发 器C、 JK 触 发 器D、 D 触 发 器10 将 三 角 波 变 换 为 矩 形 波 ， 需 选 用 （ ）A、 多 谐 振 荡 器 B、 施 密 特 触 发 器 C、 双 稳 态 触 发 器 D、 单 稳 态 触 发 器一、单项选择题（2 10 分 ）1在下列数据中，数值最小的是（ ）A、 59 H B、 130 O C、1010
5、111 B D、10010111 8421BCD2函数 的标准与或表达式是（ ）A、F=m(0,1,3,4,7,11,13,15) B、 F=m(0,1,6,7,8,9,10,11)C、F=m(0,1,6,7,12,13,14,15) D、F=m(0,1,4,7,12,13,14,15)3典型的五管 TTL 与非门，输入端采用多发射极三极管是为了：A、放大输入信号 B、实现或逻辑C、提高带负载能力 D、提高工作速度4电路由 TTL 门电路组成,F 的逻辑表达式是（ ） 。A、 F+=B、 BACF+=C、D、5为实现“线与”的逻辑功能，应选用： 0 1 A=1 A=0 A=0 A=1 A、与门
6、 B、与非门 C、传输门 D、集电极开路门6下列哪类触发器有一次变化现象（ ） 。A、同步 RS 触发器 B、主从 JK 触发器 C、边沿 JK 触发器 D、边沿 D触发器7集成十进制加法计数器初态为 Q3Q2Q1Q0=1001,经过 5 个 CP 脉冲后,计数器状态为（ ）A、0000 B、0100 C、0101 D、1110下 面 说 法 错 误 的 是 （ ）A、 RAM 分 为 静 态RAM 和 动 态 RAM B、 RAM 指 在 存 储 器 中 任 意指 定 的 位 置 读 写 信 息C、 译 码 电 路 采 用CMOS 或 非 门 组 成9用容量为 16K8 位存储芯片构成容量为
7、 64K8 位的存储系统，需（ ）片 16K8 位存储芯片,需( )根地址线,( )根数据线。A、 4,16,8 B、4,14,8 C、2,16,8 D、2,14,16 10集成单稳态触发器的暂稳态维持时间取决于( )。A、 R、C 元件参数 B、 所用门电路的传输延迟时间C、 触发脉冲持续的时间 D、 器件本身的参数 一、选择题（210 分）1、F=AB+CD 的真值表中，F=1 的状态有：（ ）a、2 个 b、4 个 c、6 个 d、8 个2、在系列逻辑运算中，错误的是：（ ）a、 若 A=B，则 AB=A b、若 1+A=B，则 1+A+AB=Bc、 A+B=B+C，则 A=C d、都正
8、确3、双输入 CMOS 与非门如右图，输出 Z 为：（ ）a、Z=A b、Z= A c、Z=0 d、Z=14、欲使一路数据分配到多路装置应选用带使能端的：（ ）a、编码器 b、译码器 c、选择器 d、比较器5、JK 触发器在 CP 脉冲作用下，欲使 Qn+1=1，则必须使：（ ）a、J=1，K=0 b、J=0，K=0 c、J=0 ，K=1 d、J=1，K=16、触发器的状态转换图如下，则它是：（ ）a、 RS 触发器 b、D 触发器AZ10kc、JK 触发器 d、T 触发器7、将三角波变换为矩形波，需选用：（ ）a、施密特触发器 b、多谐振荡器 c、双稳态触发器 d、单稳态触发器8、 如 图
9、所 示 时 序 逻 辑 电 路 为 （ ） 。a、 移 位 寄 存 器 b、 同 步 二 进 制 加 法 计 数 器 c、 异 步 二 进 制 减 法 计 数 器 c、 异 步 二 进 制 加 法 计 数 器9、 逻 辑 电 路 如 图 所 示 ， 当 A=“0”， B=“1” 时 ， C脉 冲 来 到 后 D 触 发 器 ( )。a、 置 “0” b、 保 持 原 状 态 c、 置 “1” d、 具 有 计 数 功 能 CQ=1B110、 如图所示逻辑电路为（ ） 。a、 同步二进制加法计数器b、 异步二进制加法计数器c、 同步二进制减法计数器d、 异步二进制减法计数器18.三态输出与非门电
10、路如图所示，已知其输出端 F=0，则其输入端 A、B、E N 的状态分别为（）A.0、0、0B.0、1、0C.1、0、1D.1、1、119.设逻辑表达式 F= +C=0，则 A、B、C 分别为（ ）+A.0、0、0 B.1、0、0C.0、1、1 D.1、0、120.如图所示，设触发器的初始状态为 0，当时钟脉冲 C 到来后，触发器的状态将为（）D1RQ0D0RC10K1JQCRD010JA.0B.1C.高阻D.时钟脉冲 C一、单项选择题（在每小题的备选答案中选出一个正确的答案，并将答案的号码填在括号内。每小题 1 分，共 8 分）1变量 A、B、C 、D 的何种组合后 （ ） 。(1)0101
11、 (2)1011 (3)0110 (4)11002构成一个 12 进制加法计数器共需-个触发器。（1）3 （2）10 （3）2 （4）43在一个 N 位计数器中，时钟信号到达时，各触发器的翻转同时进行，这种触发器称为( )。（1）同步计数器 （2）异步计数器 （3）时空计数器 （4）移位寄存计数器4用若干 RAM 实现位扩展而组成多位的 RAM 时，其方法是将下列选项中的（ ）以外的部件相应地并联在一起。（1）地址线 （2）数据线 （3）片选信号线 （4）读/写线5如果计数器是按 8421 编码方式进行计数，则称为（ ） 。（1）二进制计数器 （2）十进制计数器 （3）循环码计数器 （4）可逆
12、计数器6指出下列各种触发器中，哪些可以用来构成移位寄存器和计数器（ ） 。（1）基本 RS 触发器（2）边沿 JK 触发器（3）同步 RS 触发器（4）同步 D 锁存器7图示电路中设原状态 Q2Q1=00，经过一个 CP 脉冲后，Q 2Q1 状态应为（ ） 。（1）00 （2）01 （3）10 （4）1118.逻辑电路如图所示，已知 Q2 端输出脉冲的频率为 f2，则输入时钟脉冲 CP 的频率为( )A. f214B. f2 C. 2f2D. 4f219.设图示触发器当前的状态为 Qn，则时钟脉冲到来后，触发器的状态 Qn+1 将为( )A. 0B. 1C. QnD.20.图示逻辑电路的输出状
13、态为( )A. 1B. 0C. 高阻D. 不能确定17图示逻辑电路的输出状态为（）A高电平（1）B低电平（0）C高阻D不能确定18图示电路中，V A3V， VB0V，若二极管的正向压降忽略不计，则 VF 为（）A12VB9VC0VD3V19无论 JK 触发器原来状态如何，当输入端 J1、K0 时，在时钟脉冲作用下，其输出端 Q 的状态为（）A0 B1C保持不变 D不能确定20逻辑电路如图所示，其对应的逻辑表达式为（）AF BBF ABCF ABDF 18在题 18 图中，能使 F 恒为逻辑 1 的逻辑门是（ ）19逻辑电路如题 19 图所示，已知输入波形 A 为脉冲信号，则输出 F 的波形为（ ）A与 A 相同的脉冲信号B与 A 反相的脉冲信号C低
