《集成电路运放设计报告》由会员分享，可在线阅读，更多相关《集成电路运放设计报告（18页珍藏版）》请在金锄头文库上搜索。
1、北京大学信息科学技术学院 集成电路设计实习实验报告 第 1/2 页 课程名称：集成电路设计实习 课程号：04831060 综合实验报告 姓名： 学号： 班级： 院系： 合作者姓名(学号)：() 完成日期：/ 成绩： 北京大学信息科学技术学院 集成电路设计实习实验报告 第 2 页 一、实验名称一、实验名称 两级运算放大器 二、实验目的二、实验目的 1、掌握模拟 CMOS 集成电路的设计方法，包括原理图的输入、电路分析、参数 优化等操作； 2、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版 图的 DRC 和 LVS 检查，并完成放大器电路的后仿真； 3、设计 Padframe，
2、并完成互连（选做） 。 三、实验要求三、实验要求 1、设计一个差分输入，单端输出的两级运算放大器； 2、运算放大器满足以下性能要求： （1）能够驱动负载，要求负载电容 CL = 15pF， 负载电阻RL = 100k；（2） 使用电源端VDDA = 5V；（3） 增益带宽积GBW40MHz； （4）增益 AV080dB； （5）相位裕度 PM65； （6）输入摆幅大于 3V，输出摆幅 尽量大； 3、可以自由选择电路结构，推荐第一级使用折叠式共源共栅，第二级采用共源 输出级，补偿方式采用 Miller 电容+消零点电阻补偿； 4、要求设计出的电路功耗、面积合理，版图美观。 北京大学信息科学技术学
3、院 集成电路设计实习实验报告 第 3 页 四、实验过程四、实验过程 1、实验原理、实验原理 （1）两级运算放大器：为了克服单级运算放大器输出摆幅小的缺点，需要设计 两级运算放大器，其中运放的第一级提供尽可能高的增益，而运放的第二级则提 供大的输出摆幅。 图 1 运算放大器部分主体结构（不含偏置电路） M8 M6 M7 M5 M11 M4 M10 M3 Vdda M9 M1M2 IN+ IN- M13 M12 R1 C1 OUT VBIAS2 VBIAS1 VBIAS0 VBIAS2 VB_I （2）两级运放的增益和输出摆幅的简单估算： 第一级增益： 144111886 (/)/() outmO
4、oomoo Rgrrrgr r=， 111vmout Ag R=； 第二级增益：() 2121213 | vmoo Agrr=；总增益： 12vv AA A=； 输出摆幅： ,min12outdsat VV=， ,max13outDDdsat VVV=。 （3）运算放大器的偏置： 如图 1 电路所示， VB_I， VBIAS02 都需要偏置电路提供， 其中 VB_I 和 VBIAS2 是镜像电流源的偏置电压， 目的是使得 M9M11 提供电路所需要的 200mA 电流， 北京大学信息科学技术学院 集成电路设计实习实验报告 第 4 页 为 M12 提供第二级所需要的 2.8mA 电流。 图 2
5、运算放大器的偏置电路 M 3 M6 M 2 M 1 M4 M5 M7 VDD VBIAS0 VBIAS 2 VBIAS 1 100uA VB_I W1/L1 W 1/L1 W1/NL1 W2/L2 W2/ML2 W2/L2 偏置电路工作原理：M13 支路： 111 _ GSTHDsat VBIVVV=+，其中 M2、M3 可看 成串联后的 MOS 管 M23， 232 0_ GSGS VBIASVBIVV=+， 若 M1、 M3 均取 11 /WL， 而 M2 取 11 /()WNL，则 M23 等效沟长为 1 (1)NL+。设 13DsatDsatDsat VVV=，则可 得到等效 MOS
6、管 M23 的 23 1 DsatDsat VNV=+，0_(11) Dsat VBIASVBINV=+ ， 因为要求0_ Dsat VBIASVBIV， 所以 N3， 通常 N 取值为 46。 M4 则将 100uA 电流以一定倍数镜像到 M57 支路，M57 支路的原理类似 M13 支路，M6 沟 长取 L2 的 M 倍，M 取值 46。 （4）极点位置与相位裕度： 相位裕度： 11 2 90tan.tan ppn GBWGBW PM ff ， 一般fp3，fp4，fpn均远大于GWB，所以PM表达式中含这些频点的项可 以略去，但实际设计中还是必须考虑第三及更高极点的影响。在两极运放的设计
7、 北京大学信息科学技术学院 集成电路设计实习实验报告 第 5 页 中，几个极和零点的位置如下： 1 2 1 p SVc R A C ， 2 1 m p E L C g C C C + ， m Z c g C 。 （5）两级运放的补偿：两级运放中右半平面的零点是一个严重的问题，因为它 在表达式/() mCGD gCC+中， 而要使得主极点处在合适的位置， C C又要足够的大。 增加与补偿电容串联的电阻能够有效改善零点的频率。 1 1 () Z CmZ CgR 消除零点的方法：取 9 99 11 1/ LL Zm mCmC CC Rg gCgC = 使得电路中的正零点变为负零点， 并且移动到高频的
8、位置上。 2、实验步骤、实验步骤 （1）察看电路的模型文件（.scs）文件，或通过对MOS管简单电路的DC分析 并查看MOS管的直流工作点参数，得到NMOS和PMOS的基本工艺参数。通 过查看模型文件可得 1： 栅氧化层厚度：12.7 OX tnm=， 单位面积电容： 2 0 2.719/ OX OX OX CfFm t =， 迁移率： 22 414.6258.9/ np cmcmVs=/Vs， 可得出： 22 112.7370.39 noxpox C A/V C A/V=， 阈值电压：0.745 THN VV=，0.973 THP VV= 1 BSIM3v3.3 MOSFET Model U
9、ser Manual Department of Electrical Engineering and Computer Sciences, University of California, Berkeley, CA 94720 北京大学信息科学技术学院 集成电路设计实习实验报告 第 6 页 （2）在schematic中画出主电路、偏置电路和测试电路的电路图，但是先不画补 偿电容和消零电阻，先调整电路，尽量使得低频增益满足设计要求。 （3）粗略的估算，不考虑其他的二级效应，取0=，计算第一级放大电路的各 项参数， 先分配过电压值， 取M1M2：0.2V，M3M8：0.3V，M9：0.3V，M
10、10M11： 0.3V，设流过M9M11的电流为200uA，流过M1M8的电流为100uA，根据： 2 2 D mOXD DSat IW gCI VL =，可得到： 2 2 D DSatOX IW LVC =，由上述过电压和电流的 参数推算出： 1,2 71.03 W L = ， 3,4 19.71 W L = ， 58 31.57 W L = ， 9 63.14 W L = ， 10,11 39.43 W L = 。为了便于画版图，将M58的W和L取相同数值，将M3、 M4、M10、M11的W和L也取相同数值，另外，由于M10、M11、M12均为镜 像电流源管，为了保证镜像电流的复制精度，这
11、些管子的沟长L应该大于1，这 里先取M9M11管的沟长L为2。四舍五入以及将结果尽量取整倍数值之后， 得到最后确定的电路参数为： M 1、2 3、4 5、6 7、8 9 10、11 W/um 0.55 2 0.6 0.6 2 2 L/um 40 80 20 20 128 80 （4）设第二级电流为3mA，由于M9和M13管共用偏置电压，所以M13的W 应为M9的15倍；M12管为放大管，沟长L取最小值，又根据第二极点的表达 式() 212/2 1/ pmECL fgCCC+，一般设/1/4 EC CC=，PM=4GBW时PM65, 令 2 4 p fGBW。GBW题设要求40MHz，取一定的余
12、量，令4GBW=200MHz， 可得到 12 0.0236 m gS。于是可以得到： M 12 13 W/um 420 1920 L/um 0.5 2 M12和M13管子尺寸过大需要调整。 （5）偏置电路根据计算出来的M911的参数取值，偏置电路M13支路通过 北京大学信息科学技术学院 集成电路设计实习实验报告 第 7 页 100uA电流，M47支路通过200uA电流，这样运放第二级M13只需要镜像得 到偏置电路M47支路电流的15倍即可，小的电流镜像倍数能够提高电流镜像 的精确度。偏置电路中M2的沟长倍数N和M6的沟长倍数M均取为6。 （6）仿真，对电路进行AC分析，得到低频增益低于设计要求
13、。增大M58的 沟长L，增大M38、M10、M11的W，使得低频增益超过设计要求。也可以适 当减小第二级电流，使得第二级的增益变大，但是效果不太明显。注意在调整的 过程中根据电流要求也要同步改偏置电路MOS管的宽长比。 （7）在电路中增加Miller补偿电容，由前述对第二极点位置的计算，其中的 1212 2 3 EOX CW L C，考虑一定的余量，取 1212OX W L C，得571 E CfF，取4 CE CC， Miller补偿电容值约为2.3 C CpF。将其加入电路，观察仿真结果。 （8）在电路中增加消零电阻 1 9 /110 ZmLC RgCC =，将其加入电路，观察仿 真结果，
14、相位裕度仍然不能满足要求。 （9）要满足相位裕度的要求可以从以下几个方面考虑： 与提高相位裕度 有关的公式 原理与实现 1 2 1 p SVc R A C 减小第二级放大倍数，将第一极点向高频方向移动，可以 适当增加第二级电流，减小 12m g，但效果不理想。 12 2 1 m p E L C g C C C + （1）增大 c C将第二极点向高频方向移动，此法也使得第 一极点向低频方向移动； （2）减小 12m g，调 M12 宽长比，但 12m gW，而 E CW，第二极点向高频方向移动的效果不理想。 （3）减小 L C，M13 管子尺寸很大，其 GD C并联到 L C上使 负载电容增大，
15、如能减小 M13 栅面积也能使第二极点右移 1 90 .tan pn GBW PM f 将第三极点及更高频极点向高频方向移动 1 1 () Z CmZ CgR 适当增大 Rz，使得负零点向低频方向移动 北京大学信息科学技术学院 集成电路设计实习实验报告 第 8 页 先增大 c C并仿真观察结果，如果PM仍不满足要求则适当增加第二级电流，或 者增大Rz，但是Rz不能太大，原因在第七部分解释。上述调整后相位裕度接近 设计指标，达到64左右，观察仿真得到的频率特性曲线，可以观察到在GBW 附近，相移特性曲线下降的很快，说明第三极点及以后的极点对GBW处的相位 特性也有一定的影响，考虑调整更高频极点。电路中的高频极点主要与电路中 MOS管的 GD C或 GS C有关，减小这些电容，也就是在保持宽长比的情况下减小 MOS管的宽长，能使得高频极点向更高频率方向移动。MOS管宽长与极点的关 系可以总结如下（ pn f表示第三极点或更高频极点） M 1、2 3、4 5、6 7、8 影响的极点 pn f 1p f， pn f pn f 1p f， pn f M 9 10、11 12 13 影响的极点 pn f pn f 1p f，
