《【2017年整理】晶体管实现数字逻辑的方法》由会员分享，可在线阅读，更多相关《【2017年整理】晶体管实现数字逻辑的方法（7页珍藏版）》请在金锄头文库上搜索。
1、晶体管级的数字设计CMOS 实现逻辑电路（次要，可简略带过）：1.与非门电路下图是 2 输入端 CMOS 与非门电路，其中包括两个串联的 N 沟道增强型 MOS 管和两个并联的 P 沟道增强型 MOS 管。每个输入端连到一个 N 沟道和一个 P 沟道 MOS 管的栅极。当输入端 A、B 中只要有一个为低电平时，就会使与它相连的 NMOS 管截止，与它相连的PMOS 管导通，输出为高电平；仅当 A、B 全为高电平时，才会使两个串联的 NMOS 管都导通，使两个并联的 PMOS 管都截止，输出为低电平。因此，这种电路具有与非的逻辑功能，即n 个输入端的与非门必须有 n 个 NMOS 管串联和 n
2、个 PMOS 管并联。2.或非门电路下图是 2 输入端 CMOS 或非门电路。其中包括两个并联的 N 沟道增强型 MOS 管和两个串联的 P 沟道增强型 MOS 管。当输入端 A、B 中只要有一个为高电平时，就会使与它相连的 NMOS 管导通，与它相连的 PMOS 管截止，输出为低电平；仅当 A、B 全为低电平时，两个并联 NMOS 管都截止，两个串联的 PMOS 管都导通，输出为高电平。因此，这种电路具有或非的逻辑功能，其逻辑表达式为显然，n 个输入端的或非门必须有 n 个 NMOS 管并联和 n 个 PMOS 管并联。比较 CMOS 与非门和或非门可知，与非门的工作管是彼此串联的，其输出电
3、压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。3.异或门电路上图为 CMOS 异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出 L 即为输入 A、B 的异或如在异或门的后面增加一级反相器就构成异或非门，由于具有 的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。（书里介绍的主要是 CMOS 逻辑设计，因此在论文里补充双极晶体管的逻辑设计）晶体管实现数字逻辑的方法（重点）：摘 要：介绍了双极晶体管实现数字逻辑的方法。双极晶体管实现的数字逻辑电路简单、输出电流大、驱动能力强、易于进行数模混合，可方便地应
4、用于很多电路。关键词：数字逻辑；数模混合；正反逻辑；双极晶体管目前的数字市场上，用 CMOS 实现的逻辑电路占主导地位，然而双极晶体管实现的数字电路以其输出电流大、驱动能力强、易于进行数模混合等优势，在某些领域中仍有着不可替代的地位，如 PWM 中的数字部分，就是用双极晶体管实现的数字逻辑。1 逻辑分析在 PWM 中，为实现逻辑运算以及各种优先级别不同的保护，设计的电路框图如图 1 所示。首先我们由电路框图来分析此数字部分的逻辑功能：图 1 中 A，B，C，D，E，CLK 各信号，经与门、或门，最终成为 RS 触发器 R 端与 S 端的触发信号。作 为此数字逻辑最为重要的部分，RS 触发器的功
5、能用真值表描述如表 1 所示。将 A，B，C，D，E，CLK 各信号看成事件，最后 一个三或门体现了 6 个事件的优先级，CLK，D 信号优先级最高，E 信号次之，A 信号、B 信号、C 信号优先级最低。优先级的不同，决定了 A，B， C，D，E 诸信号不同的功用，优先级最高的 CLK，D，E 信号可作为使能端或故障保护端。2 数字逻辑的实现在集成电路设计中，在保证功能、性能的情况下，尽量用简化门实现所需的逻辑功能。在本电路中，或门用基准与管子射极耦合或 2 个管子直接进行射极耦合来实现；反相器仅用 1 个管（基极输入、集电极输出） ；用二极管进行线与、线或； RS 触发器由 2 对管子和1
6、个或门组成，其中一对管子用来输出（Q1n1 ） ，另一对用来完成记忆功能。管极电路图如图 2 所示。分析管级电路可知：R2，R3 ， T3，T4 构成 1 个或门，signalC,signalB 分别从 T3，T4 的基极输入。CLK 经过 T5 反向，并在 R和 signalC，signalB 相或；signalA 通过 T2，T1 传输，BC 通过 R4 和 signalA 相与，之后又与 Q1n 进行线或，得到 S1；T10 ，T11，T12，R7 构成或门，输出 S2；T6 与 T7，T8 与 T9 构成 2 个或门，或门的输入完全相同，S2 与 R相与作为或门的一个输入，另一个输入为
7、 signalD；2 个或门的输出， 1 个（Q1n）反馈到 T11 输入端，另一个（Q1n1）与 CLK 信号相或，作为 T13，T14 组成的或门的输入信号；OUT 为最后的输出信号。用逻辑表达式描述如下：由以上的分析可知，门级电路与管级电路一致。从上例中可以看到，数字电路并非基本逻辑门之间的简单连接。逻辑图中，信号A，B ，C，D ，CLK 同时作为多个门的输入信号，但是在管级电路中，每经过 1 个或门，输出信号就融合所有的输入信号，所以对于同一信号，并不需要那么多输入端。另外，同一种基本逻辑门电路均可用 2 种逻辑符号表示他的逻辑功能。对于逻辑电路本身来说，这 2种逻辑符号是等效的，可
8、以互换。例如逻辑图中，在晶体管电路中，即运用了正反逻辑互换。如上所述，在管级电路中，尽量使用或门，巧妙地运用正反逻辑，可使电路简化。3 模拟验证为了验证逻辑电路的设计是否正确，用 ORCAD 进行了模拟，图 3 即为模拟结果。双极晶体管电路不同于 MOS 电路，其高低电平是相对的，加信号时一定要考虑信号电位，否则不能正常驱动三极管，造成逻辑失真。逻辑要求：S=AB+AC+D+EOUT Qn1CLKD由图 3 的模拟结果可见，CLK 信号，D 信号或 E 信号为高，OUT 信号必为高（OUTQn1CLKD） ；B 信号为高（R0 ） ，AB 或 AC 为高（S1） ，OUT 为高（Qn11 ）
9、；若 A 信号、D 信号、E 信号均为低（S0 ） ，则 OUT 信号保持原来状态（Qn1Qn） 。C 信号与 B 信号的分析相同。模拟波形图验证了 RS 触发器的功能及整个数字逻辑设计的正确性。4 结 语用双极晶体管来实现数字逻辑，首先要熟悉基本的逻辑电路，并灵活运用简化门、正反逻辑、线与、线或，从而使电路简化。此外，信号的电平对于驱动后续电路，实现正确逻辑功能也很重要，设计时需要仔细考虑。在集成电路中，还要根据电流的大小设计恒流源、双极晶体管发射极面积、合适的基准源；为了使电路速度大大提高，用 SCT（肖特基箝位晶体管）代替一般双极晶体管，多用 ECL 门电路等。由于双极晶体管实现的逻辑电
10、路具有输出电流大、驱动能力强、易于实现数模混合等特点，其在某些领域中的地位不可替代。多路复用器（备用，凑字数用的）多路复用器是利用多路复用技术将多个终端的多路低速或窄带数据加载到一根高速或宽带的通信线上传输的设备。多路复用器的作用通俗的说，就是用来选择数字信号通路的，所以有时也称为数据选择器。多路复用器的意义 使用多路复用器的目的是为了充分利用通信信道的容量，大大降低系统的成本。例如，对于一对电话线来说，它的通信频带一般在 100kHz 以上，而每一路电话信号的频带一般限制在 4kHz 以下。此时，信道的容量远大于一路电话的信息传送量。多路复用器的作用 采用多路复用器，可使多路数据信息共享一路
11、信道。当复用线路上的数据流连续时，这种共享方式可取得良好效果。显然，这样做比每台终端各用一根通信线路传送也更为经济。多路复用器总是成对使用的。一个连续终端，另一个在主机附近，它的作用是将接收的复合数据流，依照信道分离数据，并将它们送到对应的输出线上，故称为解多路复用器。多路复用器的基本原理 多路复用器即数据选择器，用来将 N 个输入通道的数据复用到一个输出通道上，多路复用器在数字系统中有着非常重要的应用。4 选 1 多路复用器的实现结构如图 所示：图中有四路数据 C0C3，通过选择控制信号 S2、S1 （地址码）从四路数据中选中一路数据送至输出端 z。数据选择器的真值表如表 所示：多路复用器的
12、源程序代码 以 4 选 1 多路复用器为例：library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity MUX4_1 is Port ( c0 : in STD_LOGIC; c1 : in STD_LOGIC; c2 : in STD_LOGIC; c3 : in STD_LOGIC; s : in STD_LOGIC_VECTOR (1 downto 0); z : out STD_LOGIC); end MUX4_1; architecture Behavioral of MUX4_1 is begin process(s) -if 语句描述 begin if(s=00) then zzzzz=c3; - end case; -end process; end Behavioral;
