《【2017年整理】基于EP2C5T144C8的高速多路数据采集系统》由会员分享，可在线阅读，更多相关《【2017年整理】基于EP2C5T144C8的高速多路数据采集系统（5页珍藏版）》请在金锄头文库上搜索。
1、基金项目：湖北省教育厅重点项目（D20111306），湖北省教育厅指导性项目（B20121203）作者简介：王剑，男，硕士，讲师，主要从事嵌入式系统和信号采集处理方面的教学和研究。通信地址：湖北省荆州市南环路1号长江大学计算机学院434023基于EP2C5T144C8 的高速多路数据采集系统王剑（长江大学计算机学院，荆州，434023）摘要：针对传统工业测控领域里的主控制器的不足，提出一种基于 FPGA 芯片EP2C5T144C8 的高速多路数据采集系统。该系统采集主频高，功耗低，全部控制逻辑由硬件完成，可同时采集处理扩展 64 通道数据。关键词：FPGA 多路数据采集 VHDL数据采集在测控
2、领域里有广泛的应用 ,它已成为计算机测控系统的一个重要的环节 ,尤其在设备故障监测系统中 ,由于各种设备的结构复杂 ,运动形式多种多样 ,发生故障的可能部位很难确定 ,因此我们需要从设备的各个部位来提取大量的、连续的数据作为设备状态的信息 ,以此来分析、判断设备是否存在故障 ,这就需要高速、高性能的数据采集系统来保证采集到的数据的实时性 ；同时 ,我们需要对同一设备的不同位置的信号进行同步采集 ,并借助一些手段来提取特征 (例如绘制轴心轨迹图 )以判断设备的运行状态。传统的数据采集系统设计中 ,通常采用单片机或 DSP 作为主控制器来控制 ADC、存储器及其他相关的外围电路来工作 1。但是这些
3、传统的设计中都存在着一些不足,单片机的时钟频率较低且通过软件编程来实现数据采集 ,难以实现高速、高性能、多通道数据采集系统的要求 ；DSP 虽然速度快 ,但是它更擅长处理复杂的数学运算 ,对于数采系统要求的简单高速的读写操作来说 ,是一种资源的浪费。而 FPGA(现场可编程门阵列 )在高速数据采集上具有更大的优点 ,FPGA 体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成 ,另外编程配置灵活、开发周期短、利用硬件描述语言来编程,可实现程序的并行执行、这将会大大提高系统的性能 2。1 系统工作原理采集系统上电后，由静态存储器 EPC1 将固化在其中的数字逻辑电路映射到 FPGA
4、器件EP2C5T144C8 中，从而使 FPGA 器件 EP2C5T144C8 成为真正意义上的控制核心 。然后 FPGA控制模拟选择开关进行通道选择，并控制 8 位高速模数转换器 TLC549 进行模拟电压的采集，将采集到的实时数据存储到外置 RAM 中，然后将实时数据读取出来，通过串口传送给上位机，数据也能通过数码管实时显示。图 1 是系统总体结构框图。图AD转换单元 FPGA控制单元Epc1RAM上位机数码管显示多路模拟开关串口1 系统总体结构2 系统主要器件的选型 2.1. FPGA芯片的选型及依据由于本系统采集通道数较多 ,实时性和同步性要求较高 ,要求提供的时钟频率高 ,内部延时小
5、 ,因此系统选择 FPGA 芯片 EP2C5T144C8 作为主控制芯片 ,该芯片具有 40 万系统门、8064 个逻辑单元内嵌 18K 位块 RAM,包含 4 个时钟管理模块和 8 个全局时钟网络 , 配置芯片(EPCS1), 有源晶振,下载调试接口,电源芯片： 3.3V、1.2V AS、JTAG 调试接口 50 MHz 最大支持 264 个用户 I/O。这些丰富的片上资源在加上其灵活的编程方式使得该芯片成为最适合的选择。2.2 AD芯片的选型及依据数据采集系统的输入信号多数都来源于现场传感器的输出信号 ,传感器种类不一 ,致使信号特性也不同 ,各通道信号的幅度与频率范围有很大的不同 ,高精
6、度的、大动态范围的 AD 转换芯片使设计更能满足测量的需要 ,特别是对宽频带弱信号的采集显得尤其必要。本设计中 A .D 转换模块选用 TLC549,它是采用 IinCMOSTM 技术并以开关电容逐次逼近原理工作的 8 位串行 AD7 芯片，可与通用微处理器、控制器通过 IO CLOCK、CS、DATA OUT三条口线进行串行接口。TLC549 具有 4MHz 的片内系统时钟和软、硬件控制电路，转换时间最长为 17s，允许的最高转换速率为 40000 次/s。总失调误差最大为05LSB，典型功耗值为 6 mW。TLC549 采用差分参考电压高阻输入，抗干扰，可按比例量程校准转换范围，由于其 V
7、REF-接地时，(VREF+)-(VREF-)1 V，故可用于较小信号的采样，此外，该芯片还单电源 36v 的供电范围。总之，TLC549 具有控制口线少，时序简单，转换速度快，功耗低，价格便宜等特点，适用于低功耗袖珍仪器上的 A/D 采样，也可将多个器件并联使用。模拟信号采样保持8位模数转换器输出数据寄存器数据选择器和驱动器内部系统时钟 输出逻辑和控制计数REF+REF-ANALOG INCSDATA OUT图2 AD控制流程3 FPGA EP2C5T144C8的逻辑设计 根据以上的设计思想 ,整个 FPGA 逻辑模块划分为 :时钟逻辑模块、采样控制模块、串行传输模块、通道选择模块、存储控制
8、模块、结果实时显示模块。下面具体给出各模块的设计过程。时钟单元。时钟单元是提供时序工作节拍和同步信号序列的发生器。本设计采用了50MHz 的频率输出，以保证测控中同步脉冲的实时性。同时，选择基于时钟触发沿设计，可以保证时钟信号具有很好的延时及抖动控制，根据该芯片自身的特性可以选择自身时钟资源即可完成设计要求。 采样控制单元。该单元控制 TLC549 芯片的数据采样、保持、模数转换任务。同步采样脉冲到来时刻，根据片选信号 CS 的控制，芯片进行数据采样、保持、模数转换。 串行传输单元。该单元利用芯片提供的高速增强型串口与上位工控机进行数据传输。 通道选择单元。该单元是多路数据采集的通道仲裁者。并
9、将寻址信号传送至存储单元处。 存储单元。该单元完成数据的暂存，管理等功能，采用“乒乓原理”进行大批量数据的写入，读出及管理功能。I/O CLOCK 图3 采样模块和串口传输模块4 软件实现本设计采用自顶向下的设计方法 ,采用 VHDL 来分别设计顶层模块和各底层模块 ,该语言支持自顶向下和基于库的设计方法 ,并且电路仿真和验证机制以保证设计的正确性。下面以采样控制模块为例来说明其控制算法。图4 EP2C5T144C8管脚分配图本文完成高速、多通道的数据采集系统的 FPGA设计。利用 EDA工具和语言对 FPGA行设计 ,并在 EDA软件中进行系统仿真和验证。由 FPGA在线编程的特点可以依据现场的具体情况,对 FPGA的内部配置进行修改,进一步增加了系统应用的灵活性 ,因此该系统是一种比较理想的实时高速数据采集方案。从实际成品测试效果来看，基于EP2C5T144C8的高速多路数据采集系统的具有多路同时采集处理、运算速度高、功耗低延时小等优点，十分适合工业测控领域数据采集的要求。参考文献1徐海军，叶卫东 .FPGA在高性能数据采集系统中的应用 J.计测技术，2005,1（25）：40-432张伟等.基于FPGA的高速数据采集系统的设计 J.电力情报，2002,4（3）：45-493基于FPGA 的高速多路数据采集系统的设计J.计算机工程,2007.4(7):247-248
