《电工电子技术教学课件作者谢国民12》由会员分享，可在线阅读，更多相关《电工电子技术教学课件作者谢国民12（64页珍藏版）》请在金锄头文库上搜索。
1、第12章 时序逻辑电路,12. 1 概述 12. 2 触发器 12. 3 时序逻辑电路的分析方法,返回,. 概 述,在数字电子技术中,有两大类型的数字电路:一种是前面讲过的组合逻辑电路,另一种是本章将要介绍的时序逻辑电路. 在数字系统和计算机中,为了能实现按一定程序进行运算的功能,常常需要一种能够存储(记忆)数据或信息的逻辑部件.门电路及其组合逻辑电路不具备存储(记忆)功能,它们的状态完全由当时的输入变量的组合状态来决定,而与电路原来的状态无关,也就是组合逻辑电路不具有记忆功能,组成组合逻辑电路的基本单元是门电路.而本章将讨论的时序逻辑电路中,它的输出状态不仅决定于当时的输入状态,而且还与电路
2、原来的状态有关,也就是时序逻辑电路具有记忆功能.要实现这种记忆功能,必须要有具有记忆功能的元件触发器.触发器是组成时序逻辑电路的基本单元.,返回,. 触 发 器,. 基本RS触发器 基本RS触发器是各种触发器中电路结构最简单的一种,同时它也是构成其他触发器的基础.如图- (a)所示,是由两个“与非”门交叉连接而组成的基本RS触发器的电路图.Q 与 是基本触发器的输出端,两者的逻辑状态在正常条件下能保持相反.这种触发器有两种稳定状态:一个状态是Q, ,称为“”态;另一个状态是Q, ,称为“”态.相应的输入端分别称为直接置位端或直接置“”端(SD)和直接复位端或直接置“”端( ). 下面分四种情况
3、来分析基本RS触发器输出与输入的逻辑关系.,下一页,返回,. 触 发 器,. , ,就是将 端保持高电位;而 ,即在RD 端加一负脉冲.设触发器的初始状态为“”态,即Q, .这时“与非”门G有一个输入端为“”,其输出端Q变为“”;而“与非”门G的两个输入端全为“”,其输出端 变为“”. 因此,在 端加负脉冲后,触发器就由“”态翻转为“”态.如果它的初始状态为“”态,触发器仍保持“”态不变. . , 设触发器的初始状态为“”态,即Q, .这时“与非”门G 有一个输入端为“”,其输出端Q 变为“”;而“与非”门G的两个输入端全为“”,其输出端为 变为“”.因此,在 端加负脉冲后,触发器就由“”态翻
4、转为“”态.如果它的初始状态为“”态,触发器仍将保持“”态不变.,上一页,下一页,返回,. 触 发 器,. , 假如在第种情况中 由“”变为“” (即除去负脉冲),或在第种情况中 由“”变为“”,这样, ,则触发器保持原状态不变.这就是它具有存储或记忆的功能. 为 什么能保持原有状态不变呢? 例如在第种情况下,触发器处于“”态,即Q, ,这时G门的两个输入端均为“”,其输出端 为“”,将此“”电平反馈到G门的输入端,使它的两个输入端均为“”,因此保证了G门的输出端Q 为“”.当输出端RD由“”变为“”时,G门的另一输入端仍为“”,所以触发器能保持“”态不变.,上一页,下一页,返回,. 触 发
5、器,. , 当 端和 端同时加负脉冲时,两个“与非”门输出端都为“”,这就达不到Q 与 的状态应该相反的逻辑要求.但当负脉冲除去后,触发器将由各种偶然因素决定其最终状态.因此这种情况在使用中应禁止出现. 从上述可知,基本RS触发器有两个稳定状态,它可以直接置位或复位,并具有存储或记忆的功能.在直接置位端加负脉冲( )即可置位,在直接复位端加负脉冲( )即可复位.负脉冲除去以后,直接置位端和复位端都处于“”态高电平(平时固定接高电平),此时触发器保持原状态不变,实现存储或记忆功能.但是,负脉冲不可同时加在直接置位端和直接复位端.基本RS触发器的逻辑状态表见表-. 图- (b)是基本RS触发器的图
6、形符号,图中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲(“”电平)来置位或复位,即低电平有效,故用 和 表示.,上一页,下一页,返回,. 触 发 器,. 同步RS触发器 上面介绍的基本RS触发器是各种双稳态触发器的共同部分.除此之外,一般触发器还有导引电路(或称控制电路)部分,通过它把输入信号引导到基本RS触发器. 图- (a)是同步RS触发器的逻辑图,其中,“与非”门G 和G 构成基本触发器,“与非”门G 和G 构成导引电路.R和S是置“”和置“”信号输入端. CP是时钟脉冲输入端.在脉冲数字电路中所使用的触发器,往往用一种正脉冲来控制触发器的翻转时刻,这种正脉冲就称为时钟脉冲CP,它
7、也是一种控制命令.通过引导电路来实现时钟脉冲对输入端R和S的控制,使触发器状态的改变与时钟同步,故称为同步RS触发器.,上一页,下一页,返回,. 触 发 器,当时钟脉冲来到之前,即CP时,不论R和S端的电平如何变化,G 门和G 门的输出均为“”,基本触发器保持原状态不变.只有当时钟脉冲来到之后,即CP时,触发器才按R、S端的输入状态来决定其输出状态.时钟脉冲过去后,输出状态不变. 和 是直接复位和直接置位端,就是不经过时钟脉冲CP的控制可以对基本触发器置“”或置“”.一般用在工作之初,预先使触发器处于某一给定状态,在工作过程中不用它们.不用时让它们处于“”态(高电平).图- (b)是同步RS触
8、发器的图形符号. 触发器的输出状态与R、S端输入状态的关系见表-同步RS触发器逻辑状态表.Qn表示时钟脉冲来到之前触发器的输出状态,称为原态,Q n表示时钟脉冲来到之后的状态,称为次态.,上一页,下一页,返回,. 触 发 器,时钟脉冲(正脉冲)来到后,CP端变为“”,R和S的状态就起作用了.如果此时S,R,则G门输出将变为“”,向G门送去一个置“”负脉冲,触发器的输出端Q将处于“”态.如果此时S,R,则G门将向G 门送置“”负脉冲,Q将处于“”态.如果此时SR,则G 门和G 门均保持“”态,不向基本触发器送负脉冲;在这种情况下,时钟脉冲过去以后的新状态Qn和时钟脉冲来到以前的状态Qn一样.如果
9、此时SR,则G门和G门都向基本触发器送负脉冲,使G门和G门输出端都为“”,这违背了Q 与Q应该相反的逻辑要求.当时钟脉冲过去以后,G门和G门的输出端哪一个将处于“”态是不定的,这种不正常情况应避免出现. 图-是同步RS触发器的工作波形图,图中g和g是相应“与非”门G和G的输出端波形.由表-可以写出表示RS触发器逻辑功能的逻辑函数式(即特征方程):,上一页,下一页,返回,. 触 发 器,. JK 触发器 前面介绍的各种结构的触发器都是RS触发器,RS触发器在使用时都要遵循RS的约束条件,这样为工作带来了极大的不便,同时也降低了时序逻辑电路的抗干扰能力. 因此,人们在RS触发器的基础上研究出了另一
10、种类型的触发器JK 触发器.JK 触发器完全取消了使用时的约束条件,不论输入端J和K 的状态如何,都能唯一确定触发器的次态. JK触发器的结构有多种,国内生产的主要是主从型JK触发器.图- (a)所示的是主从型JK触发器的逻辑图,它由两个由“与非”门构成的可控RS触发器组成,两者分别称为主触发器和从触发器.此外,还通过一个“非”门将两个触发器联系起来.这种就是触发器的主从型结构.时钟脉冲先使主触发器翻转,而后使从触发器翻转,主从之名由此而来.,上一页,下一页,返回,. 触 发 器,当时钟脉冲来到后,即CP时,“非”门的输出为“”,故从触发器的状态不变.至于这时主触发器是否翻转,要看它的状态以及
11、J、K 输入端所处状态而定(在图中SJ ,RKQ).当CP 从“”下跳变为“”时,主触发器的状态不变.这时“非”门的输出为“”,主触发器就可以将信号送到从触发器,使两者状态一致.例如主触发器为“”态,当“非”门的输出上跳变为“”时,由于从触发器的S和R,故使它也处于“”态. 可见,在时钟脉冲来到之前(即CP时),触发器的状态(即从触发器的状态)与主触发器的状态是一致的. 另外,这种触发器不会“空翻”.因为CP期间,从触发器的状态不会改变;而等到CP下跳为“”时,从触发器或翻转或保持原态,但主触发器的状态也不会改变.,上一页,下一页,返回,. 触 发 器,. D 触发器 D触发器的结构有多种,国
12、内生产的主要是维持阻塞型D 触发器,它是一种边沿触发器,其逻辑图如图- (a)所示.它由六个“与非”门组成,其中G、G 组成基本触发 器,G、G 组成时钟控制电路,G、G 组成数据输入电路. 下面分两种情况来分析维持阻塞型D触发器的逻辑功能. .D 当时钟脉冲来到之前,即CP时,G、G 和G 的输入均为“”,G 因输入端全“”而输出为“”.这时,触发器的状态不变.,上一页,下一页,返回,. 触 发 器,当时钟脉冲从“”上跳为“”,即CP时,G、G 和G 的输出保持原状态未变,而G 因输入端全“”,其输出由“”变为“”.这个负脉冲一方面使基本触发器置“”,同时反馈到G 的输入端,使在CP期间不论
13、D作何变化,触发器保持“”态不变(不会空翻). .D 当CP时,G 和G 的输出为“”,G 的输出为“”,G 的输出为“”.这时,触发器的状态不变. 当CP时,G 的输出由“”变为“”.这个负脉冲一方面使基本触发器置“”,同时反馈到G 和G 的输入端,使在CP期间不论D作何变化,只能改变G 的输出状态,而其他门都保持不变,即触发器保持“”态不变.,上一页,下一页,返回,. 触 发 器,由以上可知,维持阻塞型D触发器具有在时钟脉冲上升沿触发的特点,其逻辑功能为: 输出端Q 的状态随输入端D的状态而变化,但总比输入端状态的变化晚一步.即某个时钟脉冲到来之后Q 的状态和该脉冲来到之前D的状态一样.于
14、是可以写成 QnDn (-) 其图形符号、状态表和工作波形图如图- (b)、图- (c)和图- (d)所示.为了与下降沿触发相区别,在图形符号中时钟脉冲CP输入端靠近方框处不加小圆圈.,上一页,下一页,返回,. 触 发 器,. 定时器组成的单稳态触发器和无稳态触发器 .定时器 定时器是一种多用途的数字模拟混合集成电路,由于使用灵活、方便,所以定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用. 定时器的电路结构如图-所示.电路是由两个电压比较器C和C、三个k 电阻组成分压器、一个基本RS触发器、一个与非门、一个非门和一个集电极开路的放电三极管T组成. 比较器C的参
15、考电压为 VCC,加在同相输入端;C的参考电压为 VCC,加在反相输入端.各引脚的功能是:,上一页,下一页,返回,. 触 发 器,为低电平触发端.当输入电压u I高于 VCC时,C的输出为;当输入端电压低于 VCC时,C的输出为,使基本RS触发器置. 为高电平触发端.当输入电压uI低于 VCC时,C的输出为;当输入端电压高于 VCC时,C的输出为,使触发器置. 为复位端.由此输入负脉冲而使触发器直接复位(置). 为电压控制端.在此端可外加一电压以改变比较器的参考电压.不用时经.F的电容接地,以防止干扰的引入. 为放电端.当与非门的输出为时,三极管T导通,外接电容元件通过T放电. 为输出端.输出电流可达
